内容发布更新时间 : 2024/12/22 20:12:19星期一 下面是文章的全部内容请认真阅读。
第六章习题
6-1．忽略表面态和功函数差的影响，绘出在偏压条件下N型衬底MOS结构中对应载子
积累,耗尽和强反型三种情况下的能带图和电荷分布示意图.。
6-2．推导出体电荷、表面电势以及表面电场的表达式，说明在强反型时他们如何依赖
于衬底的掺杂浓度Na。在10至10 cm范围内画出体电荷，表面电势及电场与Na的关系（计算机计算题）。
6-3．在受主浓度为10cm的P型硅衬底上的理想MOS电容具有0.1μm厚度的氧化
层，计算下列条件下的电容值：（1）（2） VG?20VVG??2V和f?1Hz；k0?4 。和f?1Hz；（3）VG??20V和f?1MHz。
6-4．采用叠加法证明当氧化层中电荷分布为?(x)时，相应的平带电压变化可用下式表
示：
16?31418?3?VFB??qC0?x00x?(x)dx x06-5．一MOS器件的x0?100nm，q?m?4.0eV，q?s?4.5eV，二氧化硅相对介电
常数k0?4，并且有q10cm的均匀正氧化层电荷，计算出它的平带电压。 6-6．在MOS结构的氧化层中存在着q1.5?10cm的正电荷，氧化层的厚度为150nm。计算出这种电荷在下列几种情况下引起的平带电压。 (1)正电荷在氧化层中均匀分布；
(2) 全部电荷都位于硅-氧化硅的界面上；
(3) 电荷成三角分布，峰值在x?0处，在x?x0处为零。
6-7．在Na?1015cm?3的P型Si<111>衬底上制成一铝栅MOS晶体管。栅氧化层厚度
为120nm，表面电荷密度为3?10cm。计算阈值电压。
6-8． 一MOS结构由Na?5?1015cm?3的N型衬底，100nm的氧化层以及铝接触构成，
测得阈值电压为2.5V，计算表面电荷密度。
11?216?212?26-9． 一P沟道铝栅极MOS晶体管具有下列参数：x0?100nm ，Nd?2?1015cm?3，
Q0?q1011cm?2，L?10?m，Z?50?m，?p?230cm2/V?S ，计算在VGS等
于－4V和－8V时的IDS，并绘出电流-电压特性（计算机解）。 6-10．一N沟道MOS晶体管具有下列参数：k0?4，x0?100nm，ZL?10，
?n?1000cm2/V?s，VTH?0.5V，计算在VG?4V时的饱和电流。
6-11．在习题6-10的MOS晶体管中，令VG?VTH?1V。
（1） 计算氧化层电容和截止频率；
（2） 若Z?10?m，及L?50?m，计算氧化层电容和截止频率。
6-12． (1) 若N沟道MOS增强型FET的源和衬底接地，栅和漏极短路，推导出描述源
-漏两极I-V特性的公式（假设VTH为常数）； (2) 用习题6-10的数据画出I-V曲线； (3) 计算 VG?VTH?1V时的Ron； (4) 若L/Z =1.0，重复（3）。
6-13． 一P沟道MOS晶体管Nd=10cm，栅氧化层厚度为100nm，若?ms??60.以及Q0?5?1015cm?2,计算阈值电压。
6-14．考虑一个长沟道MOSFET，其中L?3?m.Z?21?m,Na?5?10cm
15?315?3V，
C0?1.5?10?7F/cm2，Vm?1.5V。求VG?4V时的VDsat。若用常数比例因子
将沟道收缩到1?m，求按比例缩小后的下列参数：Z,C0,IDsat和f0。
6-15． 设计一个栅长为0.75?m的亚微米MOSFET(栅的长度是沟道长度加上2倍结深)，
若结深为0.2?m，栅氧化层厚度为20nm。最大漏电压限制为2.5V，求沟道
掺杂浓度为多少时才能使这个MOSFET具有长沟道特性。 6-16． 对于图6－30中的亚微米MOSFET
（1）求VG?2V，2V?VD?2.5V情况下的沟道电导；
（2）VD?0.75V,2V?VG?2.5V情况下的跨导； （3）解释为什么电流不随（VG?VTH)2变化； （4）根据跨导估算饱和速度。
参考文献
1. Dimitrijev, S．Understanding Semiconductor Devices．New York: Oxford University
Press, 2000．
2. Kano, K．Semiconductor Devices．Upper Saddle River, NJ: Prentice Hall, 1998． 3. Muller, R．S., and T．I．Kamins．Device Electronics for Integrated Circuits．2nd ed．New
York: Wiley, 1986．
4. Ng, K．K．Complete Guide to Semiconductor Devices. New York: McGraw-Hill, 1995. 5. Nicollian, E．H., and J．R．Brews．MOS Physics and Technology．New York: Wiley,
1982．
6. Ong, D．G．Modern MOS Technology: Processes, Devices, and Design．New York:
McGraw-Hill, 1984．
7. Pierret，R．F．Semiconductor Device Fundamentals．Reading，MA: Addison-Wesley，
1996．
8. Roulston, D．J．An Introduction to the Physics of Semiconductor Devices．New York:
Oxford University Press, 1999．
9. Schroder, D．J．Advanced MOS Devices．Modular Series on Solid State
Devices．Reading, MA: Addison-Wesley, 1987．
10. Shur, M．Introduction to Electronic Devices．New York: John Wiley and Sons, 1996． 11. Shur, M．Physics of Semiconductor Devices．Englewood Cliffs, NJ: Prentice Hall, 1990． 12. Singh, J．Semiconductor Devices: An Introduction．New York: McGraw-Hill, 1994． 13. Singh, J．Semiconductor Devices: Basic Principles．New York: John Wiley and Sons,
2001．
14. Streetman, B．G．，and S．Banerjee．Solid State Electronic Devices．5th ed．Upper Saddle
River, NJ: Prentice-Hall, 2000．
15. Sze, S．M．High-Speed Semiconductor Devices．New York: Wiley, 1990．
16. Sze, S．M．Physics of Semiconductor Devices．2nd ed．New York: Wiley, 1981． 17. Taur, Y., and T．H．Ning．Fundamentals of Modern VLSI Devices．New York: Cambridge
University Press, 1998．
18. Tsividis, Y．Operation and Modeling of the MOS Transistor．2nd ed．Burr Ridge, IL.:
McGraw-Hill, 1999． 19. Werner, W．M．“The Work Function Difference of the MOS System with Aluminium
Field Plates and Polycrystalline Silicon Field Plates．” Solid State Electronics 17(1974), pp．769－75． 20. Yamaguchi, T., S．Morimoto, G．H．Kawamoto, and J．C．Delacy．“Process and Device
Performance of 1 ?m-Channel n-Well CMOS Technology．” IEEE Transactions on 21. 22. 23. 24.
Electron Devices ED-31 (February 1984), pp．205－14．
Yang, E．S．Microelectronic Devices．New York: McGraw-Hill, 1988． Akers, L．A., and J．J．Sanchez．“Threshold Voltage Models of Short, Narrow, and Small Geometry MOSFETs: A Review．” Solid State Electronics 25(July 1982), PP．621－41． Baliga, B．J．Power Semiconductor Devices．Boston: PWS Publishing Co., 1996． Brews, J．R．“Threshold Shifts Due to Nonuniform Doping Profiles in Surface Channel MOSFETs．” IEEE Transactions on Electron Devices ED-26 (November 1979), pp．1696-1710．
Dimitrijev, S．Understanding Semiconductor Devices．New York: Oxford University Press, 2000．
Ning, T．H., P．W．Cook, R．H．Dennard, C．M．Osburn, S．E．Schuster, and H．N．Yu．“1?m MOSFET VLSI Technology: Part IV－Hot Electron Design
25. 26.
Constraints．” IEEE Transactions on Electron Devices ED-26 (April 1979), pp．346－53．
27. Ogura, S., P．J．Tsang, W．W．Walker, D．L．Critchlow, and J．F．Shepard．“Design
and Characteristics of the Lightly Doped Drain-Source(LDD) Insulated Gate Field-Effect Transistor．” IEEE Transactions on Electron Devices ED-27 (August 1980), pp．1359－67．
第七章习题
7-1． (1)计算在Ge、Si和GaAs中产生电子空穴对的光源的最大波长?； (2) 计算波长为5500nm和6800nm的光子能量。 7-2． 导出例7-1中的空穴分布公式（7-5-5）。
7-3．一厚为0.46 ?m的GaAs样品用h??2eV的单色光源照射。吸收系数为
??5?10?4cm?1，样品的入射功率为10mW。
(1) 以每秒焦耳为单位计算为样品所吸收的总能量；
(2) 以每秒焦耳为单位求电子在复合前传给晶格过剩热能的速率； (3) 计算每秒钟由于复合发射的光子数。
7-4． 假设PN二极管受到一个光源的均匀照射，所引起的电子-空穴产生速率为GL，
解二极管的扩散方程证明
??Pn?(Pn0(eV/VT?1)?GlL2pDp)e?x/Lp?GlL2pDp
7-5． 利用习题7-4的结果推导 IL?qGL(Ln?Lp)A 7-6． (1) 推导公式 7-4-3；
(2) 假设暗电流为1.5mA，光产生的短路电流为100mA,画出I-V曲线，并用图解法求出最大输出功率的负载电阻并估算占空因数（计算机计算题）。
7-7． (1)证明对于NP电池，公式（7-3-1）中的电流I0可用下式表示：
?WDnsinhpqAnp0DnLnLnLn，式中S是在欧姆接触处的表面复合I0??WpWpDnLncosh?S?sinhLnLnLnS?cosh?速度，Wp为P区宽度，其他符号表示少数载流子的参数； (2) 证明：
WpWp?qAnp0Dntanh，当（S??Ln?LnI? 0??qAnp0DncothWp，当（S??Ln?Ln
Dn)时LnDn)时Ln
27-8． 假设JL?40mA/cm，画出NP GaAs电池的开路电压与受主浓度的关系。
?其中J0?I0A由习题7-7（2） 中S< 7-9． 在?的一个小的带宽范围内平均每秒每平方厘米进入硅内的光子数为Q(?) (1)推导出波长?处的光产生电流损耗?JL(?)作为背面接触反射系数R，电池的总厚度W以及吸收系数α的函数； (2)估算在??900nm处光产生电流的损耗。假设在?50nm的带宽内Q(?)等