内容发布更新时间 : 2024/11/13 3:58:17星期一 下面是文章的全部内容请认真阅读。

这是一个比较大的数值，所以，DDS 相对其它频率合成技术，其带宽得到了极大的提高。

（2）频率、幅度、相位分辨率

频率分辨率也就是频率的最小步进量，其值等于DDS 的最低合成频率。

?f?f0min?fc2N (3.10)

根据相位累加器位数的不同有着不同的频率分辨率。由DDS 最低合成频率接近零频知，其频率分辨率可达到零频。所以DDS 相比其它频率合成技术有精 密的频率分辨率。精细的频率分辨率使得输出频率十分逼近连续变化。幅度的分辨率决定于幅度控制的DAC 的位数：

?V?Vref/2 (3.11)

N式中，N 为幅度控制的DAC 的位数，Vref 为幅度控制的DAC 的参考电压。 相位差的分辨率与一个周波采样点数M 成反比，

?P?360?/M (3.12)

从上可看出，DDS 技术可根据实际需要，对频率分辨率、幅度分辨率以及相位差分辨率进行灵活控制。 （3）频率转换灵活性

频率转换灵活性是指频率控制字改变后，输出波形频率跟踪频率控制字的能力。DDS是一个开环系统，无任何反馈环节，故可认为其频率转换是实时的。DDS 的相位序列在时间上是离散的，在频率控制字K 改变后，经过一个时钟周期后即可按新的相位增量累加，可认为它的频率转换时间就是频率控制字的传输时间。而在现代数字电路，数据传输延时为ns 级的频率转换时间极为短暂。 （4）相位连续性

从DDS 原理可知，在改变DDS 的输出频率时，实际就是改变地址发生器输出地址的速率，即改变相位函数的增长率。如在t1时刻，当频率控制字改变后，只是改变了t1时刻的地址上产生下一时刻t2 地址的速率，并没有改变t1 时刻的地址，而且t2 时刻地址还是在t1 时刻地址的基础上进行累加。这样，就保持了输出波形相位的连续性，只是在改变频率的瞬间其频率发生了突变。 （5）波形灵活性

DDS 技术的核心是控制寻址的速率，对查找表寻址输出波形数据，只要改变查找表中的波形数据即可改变输出的波形。这样，可对多种波形进行采集，存入存储器，根据需要灵活控制输出波形的种类。此外，只要在DDS 内部加上相应控制如调频控制FM、调相控制PM 和调幅控制AM，即可以方便灵活地实现调频、

调相和调幅功能，产生FSK、PSK、ASK 和MSK 等信号。当DDS 的波形存储器分别存放正弦和余弦函数表时，即可得到正交的两路输出。DDS 还可灵活输出多相波形，只需设计同样的查找表，改变其寻址的起始位置，即可输出多相相位差可编程控制的波形。 （6）噪声及谐波

有限字长效应是数字系统不可避免的问题。在数据采集后需要对数据量化，这就产生了量化误差。如，12.7 ，由于数字系统从本质上只能认识无符号的整数，这样，根据四舍五入的方法，将12.7 量化为13，就产生了量化误差。这样，就引入了噪声以及谐波分量。此外，由于DAC 的非理想特性，包括非线性性能和所生成的阶梯波中有尖峰之类而引起的杂散输出，称为DAC 新增噪声。在DDS 中，由于采用全数字化设计，不可避免地存在上述噪声与谐波，须加滤波器加以滤除。此外，在设计电路时要注意电路的优化。 （7）其它性能

DDS 的其它性能指标有易控性、集成度、体积、功耗、稳定可靠性以及性价比。由于DDS 中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。

四、FPGA设计模块划分

整个设计有一个顶层模块，按照功能要求划分为三个功能模块，其中第二个模块是DDS核心模块，比较复杂，又划分为四个模块。如图2所示：DDS波形发生器的FPGA的电路设计主要是用FPGA设计DDS的核心部分，即相位加法器，控制字寄存器，N位累加器，信号存储器。

顶层模块 时钟模块 DDS控制模块 信号选择模块 PW输入 FW输入 N位累加器 信号存储器

图2 FPGA设计模块流程图