内容发布更新时间 : 2024/5/4 14:27:43星期一 下面是文章的全部内容请认真阅读。

一、外文资料译文：

Cyclone II器件系列简介

关键词：cyclone II器件；特点；简介；

在非常成功的第一代Cyclone器件系列之后，Altera的Cyclone II FPGA系列扩大低成本的FPGA的密度，最多达68，416个逻辑单元（LE），提供622个可用的输入/输出引脚和1.1M比特的嵌入式寄存器。Cyclone II器件的制造基于300毫米晶圆，采用台积电90nm、低K值电介质工艺，这种工艺技术是使用低绝缘体过程以确保了快速有效性和低成本。通过使硅片面积最小化，Cyclone II器件可以在单芯片上支持复杂的数字系统，而在成本上则可以和ASIC竞争。不像其他用电力功耗和性能来换取低成本的FPGA卖主，Altera 最新一代低价位的FPGA——cyclone II FPGA系列，和同类90nmFPGA器件相比，它提高了百分之六十的性能和降低了一半的功耗。低成本和优化特征使Cyclone II FPGA系列为各种各样的汽车、消费、通讯、视频处理、测试与测量、和其他最终市场提供理想的解决方案。在www.altera.com参考设计、系统图,和IP,使用cyclone II FPGA系列可以帮助你迅速实现最总市场方案开发。 低成本的嵌入式解决方案

Cyclone II 器件支持Nios II 嵌入式处理器，能够自己完成自定义的嵌入式处理器。Cyclone II器件还能够 扩展各种外部存储器和I/O口或者嵌入式处理器的性能。单个或多个NiosII嵌入式系统中嵌入式处理器也可以设计成cyclone II设备以提供一些额外的同时处理的能力或者甚至取代已经在你的系统中存在的嵌入式处理器。使用cyclone II和nios II 能够拥有成本低和高性能处理方案的共同特点，和普通的产品相比，这个特点能够延长你的产品的生命周期,提高产品进入市场的时间。 低成本DSP方案

单独使用cycloneII FPGA 系列或者或者作为数字信号处理(DSP)协处理器以提高数字信号处理（DSP）应用的性价比。，你用以下cyclone II的特点和设计支持可以实现高性能低成本DSP系统：

■ 150个18 × 18 乘法器

■ 1.1 M比特的片内嵌入式存储器 ■ 高速的外部寄存器接口 ■ 数据处理的知识产权核

■ Mathworks Simulink 和 Matlab设计软件与 DSP Builder的接口 ■ DSP 软件开发程序工具, Cyclone II 版本

Cyclone II 器件包括一个强大的FPGA特征建立最优的低成本的应用包括广泛的密度,记忆,嵌入式乘数,和包装的选择。Cyclone II器件支持低成本运用中常见的各种外部寄存器界面和I/O口协议。 来自Altera 和合作伙伴IP核 使得Cyclone II界面和协议变的快速和简单。

Cyclone II设备系列拥有以下的特点:

■ 4,608到68,416 LEs 的高密度的结构

● M4K的嵌入式寄存器块

● 不减少逻辑的情况下有1.1M的可用的存储器

● 每个模块有4096比特寄存器 (4,608比特每个模块包括512相同的比特) ● 可变的配置端口有 ×1, ×2, ×4, ×8, ×9, ×16, ×18, ×32和 ×36

●×1, ×2, ×4, ×8, ×9, ×16, 和 ×18 配置的真实的双端口 (一个读和一个写, 两个读, 或者两个写) 操作 ● 写入操作过程是字节写入 ● 260-MHz 下运行 ■ 嵌入式乘法器

●多达150名的18 -×18-bit乘数器，并且每个乘法器可配置为两个独立的9 ×9-bit的250-MHz性能的乘数器 ●可选的输入和输出的寄存器 ■ 先进的I/O口支持

●支持高速微分I / O标准,包括LVDS,mini-LVDS,LVPECL,相对、微分HSTL,和差

分SSTL

●支持单端接地I / O标准,包括2.5-V和1.8-V,SSTL级别一和级别二、1.8-V和1.5-V HSTL级别一和级别二、3.3-V PCI和pci - x的1.0,330 -,2.5 -,1.8 -,和1.5-V LVCMOS,和3.3、2.5 ,1.8-V LVTTL

●互连外围设备专业组 (PCISIG) PCI 局部总线规格, 版本 3.0 符合 3.3-V的 66或者 32兆赫的33 -或64位接口的操作

● 拥有外部TI PHY总线接口和Altera公司PCI Express总线接口Megacore功能

的PCI Express总线接口。 ● 133-MHz pci - x 1.0的规格兼容性

●高速外部存储器的支持,包括 Altera IP MegaCore 功能支持的外部单倍数据速率（SDR）、双倍数据速率（DDR）、DDR2 SDRAM器件以及第二代四倍数据速率（QDRII）SRAM

器件，这些寄存器主要是为了易于使用。

● 每个 I/O 组成部分(IOE)有 三个专用的存储器：一个输入寄存器，一个输出寄存器，和一个输入输出寄存器。 ● 可编程总线支持的特点 ● 可编程输出设备扩展的特点

● 对I/O组成部分和逻辑门阵列进行可编程延时 ● I/O 存储分成单一的VCCIO和/或者VREF存储设置 ●I/O电压标准支持1.5-, 1.8-, 2.5-, 和3.3-接口 ● 热插拔操作支持

● 实现了上电之前和上电过程中对器件和三态I/O缓冲的保护 ● 可编程的高端输出 ● 各种样品的终端匹配 ■ 灵活的时钟管理电路

●层次时钟网路高达402.5-MHz的性能

● 每个器件多达四个可编程锁相环（PLL）和 提供时钟乘法器和除法器，相移，

可编程占空比, 和外部时钟输出, 被允许的系统时钟管理和频率合成 ● 贯穿整个设备有多大16个全局时钟线在整个全局时钟网络中 ■ 设备的配置

● 快速系列配置的时间限制在100ms以内

● 减压的特性实现了更小的程序文件存储和更快的配置时间

●支持多种配置模式: 主动配置方式，被动配置方式，和JTAG配置方式 ● 支持低成本的配置设备的配置

●设备配置支持多种电压 (包括 3.3, 2.5,或者 1.8 V) ■知识产权