06级数字A试题(A)卷 下载本文

内容发布更新时间 : 2024/5/6 14:13:11星期一 下面是文章的全部内容请认真阅读。

山东理工大学《数字电子技术A》试卷纸

(A)卷 08/09学年第一 学期 班级: 姓名: 学号: 序号:

?????????????装???????????订??????????线????????????????? 适用专业 题号 得分 评阅人 复核人 一 电信;电科等 二 三 考核性质 考试 四 五 六 闭卷 七 八 命题教师 九 李震梅 十 考试时间 100分钟 总分 十一 一、是非题(12分) (每小题1分,注:请在每小题后用\√\表示对,用\×\表示错) 1.下图CMOS电路的逻辑表达式F=A。 [ ] 2. 电路中可以实现“线与”功能的是三态输出门。 [ ] 3. 一个RAM有10根地址线,有4根数据线,存储容量是4K×4。 [ ] 4. 如果与非门输入端均为高电平,那么它所带的是拉电流负载 。 [ ] 5. CMOS门的输出结构和TTL的类似,可以分成标准的、漏极开路及3态输出三种。 [ ] 6. 4位倒T型电阻网络DAC的电阻网络的电阻取值有2种。 [ ] 7. 触发器中,存在连续空翻现象的有钟控的触发器。 [ ] 8. 为实现将JK触发器转换为D触发器,应使J=D,K=D。 [ ] 9. 三极管作为开关使用时,要提高开关速度,可降低饱和深度。 [ ] 10.一个N位逐次逼近型A/D转换器完成一次转换要进行N次比较,需要N+2个时钟脉冲。 [ ] 11.若DAC的最大输出电压是10V,能分辨的最小输出电压是10mV,则该转换器输入数字的位数至少为10。 [ ] 12.请分析图示TTL器件组成的电路,当A=1,B=1,C=1时,F输出高电平。 [ ] A & ? 1 B ? ? C ? EN F 二、(8分) 画出F的卡诺图,并写出最简与或表达式 1.Y?A,B,C,D???m?0,1,2,3,9,10,11,13,14,15? 2.F?BCD?BCD?ABCD 约束条件BCD?ABCD?BCD?0 共 4 页 第 1 页 山东理工大学《数字电子技术A》试卷纸

(A )卷 08/09学年 第一 学期 班级: 姓名: 学号:

?????????????装???????????订??????????线????????????????? 三、(10分) 逻辑图如图所示,求: 1.写出输出Y的逻辑表达式并化简。 2.列出真值表。 四、(15分) 有A、B、C三人在同一实验室工作,他们之间的工作关系是:若A到实验室,就有自己的任务可干;而B和C必须同时到实验室后,才可开展工作;现设计一个 “实验中有人干工作”的逻辑电路。 1.列真值表; 2. 用与非门设计; 3. 用74LS138和与非门设计。 4.用74LS151设计 74151的功能表 G S2 S1 S0 Y 0 D0 D1 D2 D3 D4 D5 D6 D7 1 × × × 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 共 4 页 第 2 页

山东理工大学《数字电子技术A》试卷纸

(A)卷 08/09学年第一 学期 班级: 姓名: 学号:

?????????????装???????????订??????????线???????????????? 五、(15分)试设计一个时序电路,要求实现下图所示的状态图 /0 000 1 1 /1 1 /0 001 1 1 100 1 /0 1 010 1 /0 1 011 1 六、(15)分 已知时序电路如图所示,求。 1.写出驱动方程和状态方程; 2.写出状态表; 3.画出状态转换图。 七、(5分) 电路如图所示,集成电路(2)是8选1数据选择器,选择控制信号是S2 S1 S0,画出Q3Q2Q1Q0有效状态转换图。 共 4 页 第 3 页