内容发布更新时间 : 2024/5/2 21:21:34星期一 下面是文章的全部内容请认真阅读。

S3c2410 LCD驱动学习心得

S3c2410 LCD驱动学习心得2010-07-26 14：51一实验内容简要描述 1.实验目的

学会驱动程序的编写方法，配置S3C2410的LCD驱动，以及在LCD屏上显示包括bmp和jpeg两种格式的图片

2.实验内容

(1)分析S3c2410实验箱LCD以及LCD控制器的硬件原理，据此找出相应的硬件设置参数，参考xcale实验箱关于lcd的设置，完成s3c2410实验箱LCD的设置

(2)在LCD上显示一张BMP图片或JPEG图片 3.实验条件(软硬件环境)

PC机、S3C2410开发板、PXA255开发板 二实验原理

1.S3C2410内置LCD控制器分析 1.1 S3C2410 LCD控制器

一块LCD屏显示图像，不但需要LCD驱动器，还需要有相应的LCD控制器。通常LCD驱动器会以COF/COG的形式与LCD玻璃基板制作在一起，而LCD控制器则由外部电路来实现。而S3C2410内部已经集成了LCD控制器，因此可以很方便地去控制各种类型的LCD屏，例如：STN和TFT屏。S3C2410 LCD控制器的特性如下：

(1)STN屏

支持3种扫描方式：4bit单扫、4位双扫和8位单扫 支持单色、4级灰度和16级灰度屏 支持256色和4096色彩色STN屏(CSTN)

支持分辩率为640*480、320*240、160*160以及其它规格的多种LCD (2)TFT屏

支持单色、4级灰度、256色的调色板显示模式 支持64K和16M色非调色板显示模式

支持分辩率为640*480，320*240及其它多种规格的LCD

对于控制TFT屏来说，除了要给它送视频资料(VD[23：0])以外，还有以下一些信号是必不可少的，分别是：

VSYNC(VFRAME)：帧同步信号 HSYNC(VLINE)：行同步信号 VCLK：像数时钟信号 VDEN(VM)：数据有效标志信号

由于本项目所用的S3C2410上的LCD是TFT屏，并且TFT屏将是今后应用的主流，因此接下来，重点围绕TFT屏的控制来进行。

图1.1是S3C2410内部的LCD控制器的逻辑示意图：

图1.1 REGBANK是LCD控制器的寄存器组，用来对LCD控制器的各项参数进行设置。而LCDCDMA则是LCD控制器专用的DMA信道，负责将视频资料从系统总线(System Bus)上取来，通过VIDPRCS从VD[23：0]发送给LCD屏。同时TIMEGEN和LPC3600负责产生LCD屏所需要的控制时序，例如VSYNC、HSYNC、VCLK、VDEN，然后从VIDEO MUX送给LCD屏。

1.2 TFT屏时序分析

图1.2是TFT屏的典型时序。其中VSYNC是帧同步信号，VSYNC每发出1个脉冲，都意味着新的1屏视频资料开始发送。而HSYNC为行同步信号，每个HSYNC脉冲都表明新的1行视频资料开始发送。而VDEN则用来标明视频资料的有效，VCLK是用来锁存视频资料的像数时钟。

并且在帧同步以及行同步的头尾都必须留有回扫时间，例如对于VSYNC来说前回扫时间就是(VSPW+1)+(VBPD+1)，后回扫时间就是(VFPD+1)；HSYNC亦类同。这样的时序要求是当初CRT显示器由于电子枪偏转需要时间，但后来成了实际上的工业标准，乃至于后来出现的TFT屏为了在时序上于CRT兼容，也采用了这样的控制时序。

图1.2 S3C2410实验箱上的LCD是一款3.5寸TFT真彩LCD屏，分辩率为240*320，下图为该屏的时序要求。

图1.3

通过对比图1.2和图1.3，我们不难看出：

VSPW+1=2-VSPW=1 VBPD+1=2-VBPD=1 LINVAL+1=320-LINVAL=319 VFPD+1=3-VFPD=2 HSPW+1=4-HSPW=3 HBPD+1=7-HBPW=6 HOZVAL+1=240-HOZVAL=239 HFPD+1=31-HFPD=30

以上各参数，除了LINVAL和HOZVAL直接和屏的分辩率有关，其它的参数在实际操作过程中应以上面的为参考，不应偏差太多。

1.3 LCD控制器主要寄存器功能详解

图1.4 LINECNT：当前行扫描计数器值，标明当前扫描到了多少行。 CLKVAL：决定VCLK的分频比。LCD控制器输出的VCLK是直接由系统总线(AHB)的工作频率HCLK直接分频得到的。做为240*320的TFT屏，应保证得出的VCLK在5~10MHz之间。

MMODE：VM信号的触发模式(仅对STN屏有效，对TFT屏无意义)。