内容发布更新时间 : 2024/5/6 17:51:36星期一 下面是文章的全部内容请认真阅读。
（ ）4、TSL门输出有三种状态。
（ ）5、TG门只用于数字信号的传输。
（ ）6、CMOS门电路中输入端悬空作逻辑0使用。 （ ）7、要改变触发器的状态，必须有CP脉冲的配合。 （ ）8、掩膜ROM只能有限次。
（ ）9、将三角波变换为矩形波，需选用施密特触发器。 （ ）10、矩形脉冲只能通过自激振荡产生。
改写
三、分析计算题（1-5小题每题8分，6小题10分，共50分）
1、 电路如图所示： （1）、按图直接写出Y的表达式
（2）、根据反演规则写出Y的反函数Y （3）、根据对偶规则写出Y的对偶式Y' （4）、写出Y的最简与或表达式
222组
合逻辑电路输入（X、Y、Z）输出
（L）波形如图所示，分析该电路的逻辑功能。 并用最少的两输入与非门实现（无反变量输入）
3、已知某触发器的状态转换图，写出此触发器的特性方程，并用D和JK触发器实现它。
4、电路由JK触发器及与非门构成，试写出特性方程、驱动方程和状态方程。该电路若在K输入处以置0代替Qn，则电路功能是否会改变？
5、图示电路是
PAL
的一种极性可编程输出结构，若要求
Y=A⊕(BC+ABC)，试用符号“×”对该电路矩阵进行恰当的编程。
? ≥1 =1 Y
6、由集成四位比较器74LS85和集成计数器74LS161构成一个定时电路如图所示，Z是信号输出端。
比较器A3A2A1A0预置为1001，计数器的数据输入端DCBA预置为0010，试问：
A A B B C C （1） 当 Z接在LD端时（RD置1），一个Z脉冲周期内包含多少个时钟脉冲CP？ （2） 当 Z接在RD端时（LD置1），一个Z脉冲周期内又包含多少个时钟脉冲CP？ 简单写出分析过程
四、设计题（10×2分）
2、 试用正边沿JK触发器和门器件设计一个模可变同步减计数器。当X=0
时M=3；当X=1时，M=4。检查电路的自启动能力。
2、用两片74LS290（异步二-五-十进制加计数器）芯片设计一个54进制加计数器,画出电路连接图。
附：74LS290集成芯片功能表 CP × × ↓
R01 1 任 意 任一为0 R02 1 R91 R92 功能 清0(QDQCQBQA=0000) 1 置9(QDQCQBQA=1001) 计数 任一为0 1 任一为0
《数字电子技术》模拟题三
一、选择题（2×10分）
1、F=AB+CD的真值表中，F=1的状态有：（ ）
a、2个 b、4个 c、6个 d、8个 2、在系列逻辑运算中，错误的是：（ ）
a、 若A=B，则AB=A b、若1+A=B，则1+A+AB=B c、 A+B=B+C，则A=C d、都正确
3、双输入CMOS与非门如右图，输出Z为：（ ）
a、Z=A b、Z=A c、Z=0 d、Z=1 4、欲使一路数据分配到多路装置应选用带使能端的：（ ）
a、编码器 b、译码器 c、选择器 d、比较器 5、JK触发器在CP脉冲作用下，欲使Qn+1=1，则必须使：（ ）
a、J=1，K=0 b、J=0，K=0 c、J=0，K=1 d、J=1，K=1
6、触发器的状态转换图如下，则它是：
A=1 A=1 A ＆
Z 10k
（ ）
1 A=0 0 A=0 a、 RS触发器 b、D触发
器
c、JK触发器 d、T触发器
7、将三角波变换为矩形波，需选用：（ ）
a、施密特触发器 b、多谐振荡器
Q0Q1c、双稳态触发器 d、单稳态触发器
8、 如 图 所 示 时 序 逻 辑 电 路 为（ ）。
a、 移位 寄 存 器
b、 同步 二 进 制 加 法 计 数 器 c、 异 步 二 进 制 减 法 计 数 器
c、 异 步 二 进 制 加 法 计 数 器
D0D0Q0D1Q1RD0RDCQ0RD1Q19、 逻 辑 电 路 如 图 所 示， 当 A=“0”，B=“1” 时，C脉 冲 来 到 后 D 触 发 器 ( )。
a、置“0” b、保 持 原 状 态 c、置“1” d、具 有 计 数 功 能
1A=1≥1DCCBQ0Q110、 如图所示逻辑电路为（ ）。
a、 同步二进制加法计数器
J0CQ0J1Q1K0RDQ0K1Q1b、 异步二进制加法计数器 c、 同步二进制减法计数器 d、 异步二进制减法计数器
二、判断题（2×10分）
（ ）1、在二进制与十六进制的转换中，有下列关系：
（1001110111110001）B=（9DF1）H
（ ）2、8421码和8421BCD码都是四位二进制代码。 （ ）3、二进制数1001和二进制代码1001都表示十进制数9。
（ ）4、TTL与非门输入采用多发射极三极管，其目的是提高电路的抗干扰能力。 （ ）5、OC与非门的输出端可以并联运行，实现“线与”关系，即L=L1+L2 （ ）6、在具有三组与输入端的与或非门中，当只使用其中的两组与输入端时，余下
的一组与输入端应接高电平。
（ ）7、数字电路中最基本的运算电路是加法器。 （ ）8、要改变触发器的状态，必须有CP脉冲的配合。
（ ）9、容量为256×4的存储器，每字4位，共计256字，1024个存储单元。 （ ）10、自激多谐振荡器不需外加触发信号，就能自动的输出矩形脉冲。
三、化简逻辑函数（12分）
1、 （6分）用公式法：L?AC?ABC?BC?ABC
2、 （6分）用卡诺图法：L?AB?BCD?ABD?ABC?ABD
四、组合逻辑电路（18分）
1、设有一组合逻辑部件，不知内部结构，测得其输入波形A，B，C与输出波形L如图所示，1）试列写出真值表；2）写出逻辑表达式；3）画出由74138译码器构成逻辑图。(本大题10分)
2、下图为双4选1数据选择器构成的组合逻辑电路，输入量为A、B、C，输出逻辑函数为F1，F2，试写出F1，F2，逻辑表达式。（8分）
五、时序逻辑电路（20分）
1.
(8分)设负边沿JK触发器的初始状态为0，CP、J、K信号如图所示，试画出Q端的波形。
2、（12分）逻辑电路如图所示，1. 写出时钟方程，2. 写出驱动方程，3. 求解状态方程，4. 列写状态表，5. 已知C脉冲波形，画出输出Q0，Q1的波形，判断该计数器是加法还是减法？是异步还是同步？（设Q0，Q1的初始状态均为“00”）。（12分）
六、 综合题设计（10分）
四位二进制计数器74161的功能表和逻辑符号如下图所示。
1、 试说明该器件的各引脚的作用。
2、 分别用清零法和置数法和适当的逻辑门构造9进制计数器。