内容发布更新时间 : 2024/4/29 1:48:15星期一 下面是文章的全部内容请认真阅读。

（2）画出CPU与存储器之间的连接图（译码器自定）。

5 设CPU有16根地址线，8根数据线，并用MREQ做访存控制信号，用R/W作为读写命令信号。自选各类存储芯片，画出CPU与存储芯片的连接图。要求： （1）上面的8KB是系统程序区，与其相邻的8KB是系统程序工作区，最小16KB为用户程序区。

（2）写出每片存储芯片的类型及地址范围（用十六进制表示）。

（3）用一个3—8译码器或其他门电路（门电路自定）。详细画出存储芯片的选片逻辑。

6 假设主存容量为512K×16位cache容量为4096×16位，块长为4个16位的字，访存地址为字地址。

（1）在直接映射方式下，设计主存的地址格式。 （2）在全相联映射方式下，设计主存的地址格式。 （3）在二路组相连映射方式下，设计主存的地址格式。

（4）若主存容量为512K×32位，块长不变，在四路组相连映射方式下，设计主存的地址格式。

7 没某微机的寻址范围为64K，接有8片8K的存储芯片，存储芯片的片选信号为CS，要求：

（1）画出选片译码逻辑电路(可选用741 38译码器)。 （2）写出每片RAM的二进制地址范围。

（3）如果运行时发现不论往哪片RAM存放8K数据，以4000H为起始地址的存储芯片都有与之相同的数据，分析故障原因。

（4）若出现译码中的地址线A13与CPU断线，并搭接到地电平上的故障，后果如何？

8 设某计算机采用直接映像Cache，已知主存容量为4MB，Cache容量4096B，字块长度为8个字（32位/字）

（1）画出反映主存与Cache映像关系的主存地址各字段分配框图，并说明每个字段的名称及位数。

（2）设Cache初态为空，若CPU依次从主存第0，1，·····，99号单元读出100个字(主存一次读出一个字)，并重复接此次序读10次，问命中率为多少？ （3）如果Cache的存取时问是50ns，主存的存取时间是500 ns．根据(2)求出的命中率，求平均存取时间。 （4）计算cachr主存系统的救率。

9 一个Cache--主存系统，采用50 MHs的时钟，0存储器以每一个时钟周期(简称周期)传输一个字的速率，连续传输8个字．以支持块长为8个字的Cache，每字4个字节。假设读操作所花的时同是：1个周期接收地址，3个周期延迟，8个周期传输8个字；写操作所花的时间是：1个周期接受地址，2个周期延迟，8个周期传输8个字，3个周期恢复和写入纠错码。求出对下述几种情况的存储器最大带宽。

（1）全部访问为读操作。 （2）全部访问为写操作。

（3）65％的访问为读操作，35％的访问为写操作；

1 DRAM存储器为什么要刷新？采用何种方式刷新？

2 存储器系统的层次结构可以解决什么问题？实现存储器层次结构的先决条件是什么？用什么来度量？

3 试比较主存、辅存、缓存、控存、虚存。

4 存储器的主要功能是什么？如何衡量存储器的性能？为什么要把存储系统分成若干不同的层次？主要有哪些层次。

5 提高访存速度可采取哪些措施？简要说明之。

6 在Cache管理中，当新的主存块需要调入Cache时，有几种替换算法？各有何特点？哪种平均命中率高？

第四章

1执行一条一地址的加法指令共需要 次访问主存（含取指令）。 A．1 B．2 C．3 D．4 2在关于一地址运算类指令的叙述中，正确的是 。

A．仅有一个操作数，其地址由指令的地址码提供

B．可能有一个操作数，也可能有两个操作数

C．一定有两个操作数，另一个是隐含的 D．指令的地址码字段存放的一定是操作码

3一个计算机系统采用32位单字长指令，地址码为12位，如果定义了250条二地址指令，那么单地址指令的条数有 。 A．4K B．8K C．16K D．24K

4某计算机存储器按字（16位）编址，每取出一条指令后PC值自动+1，说明其指令长度是 。

A．1字节 B．2字节 C．3字节 D．4字节 5指令系统中采用不同寻址方式的目的主要是 。 A．可降低指令译码难度 B．缩短指令字长，扩大寻址空间，提高编程灵活性 C．实现程序控制 6采用变址寻址可扩大寻址范围，且 。

A．变址寄存器内容由用户确定，在程序执行过程中不可变 B．变址寄存器内容由操作系统确定，在程序执行过程中可变 C．变址寄存器内容由用户确定，在程序执行过程中可变 7程序控制类指令的功能是 。

A．进行主存和CPU之间的数据传送 B．进行CPU和设备之间的数据传送 C．改变程序执行的顺序

8 对于实现程序浮动提供了较好的支持。

A．间接寻址 B．变址寻址 C．相对寻址 9 便于处理数组问题

A．间接寻址 B．变址寻址。 C．相对寻址 10 有利于编制循环程序。

A．基址寻址 B．相对寻址 C．寄存器间址

1、某计算机的指令系统定长为16位，采用扩展操作码，操作数地址需4位。该指令系统已有三地址指令M条，二地址指令N条，没有零地址指令。问：最多含有多少条一地址指令？

2、某机器指令码长度16位，地址码长度都为6位，包含单地址指令、双地址指令和零地址指令，试问单地址指令最多能有多少条，此时双地址指令和零地址指令各位多少条？

3、某机主存容量为4MB×16,且存储字长等于指令字长，若该机指令系统可完成108种操作，操作码位数固定，且具有直接、间接、变址、基址、相对、立即等6种寻址方式，试回答：

（1）画出一地址指令格式，并指出各字段的作用； （2）该指令直接寻址的最大范围； （3）一次间址和多次间址的寻址范围； （4）立即数的范围（十进制表示）； （5）相对寻址的位移量（十进制表示）；

（6）上述6种寻址方式的指令哪一种执行时间最短？哪一种最长？为什么？哪一种便于程序浮动？哪一种最适合处理数组问题？

4、CPU的双操作数指令格式如图4—1所示。 4 3

3 3

Md Rd Ms Rs 3

图4—1一种双操作数指令格式

OP OP为4位操作码，Md和Ms分别为3位目的和源操作数寻址方式，Rd和Rs分别为3位目的和源寄存器号。问：

（1）计算机设计16种双操作数指令是否可取？为什么？

（2）CPU内部寄存器增加到16个，在不改变指令长度的条件下，可以用哪两种方式修改指令格式（画出修改后的指令格式），将对指令功能产生什么影响？ （3）如不降低指令功能，指令长度可变，画出具有16个寄存器的双操作数指令的格式。

5、某机字长16位，直接寻址空间128字，变址时的位移量是-64~+63,16个通用寄存器都可以作为变址寄存器，设计一套指令系统，满足下列寻址类型的要求。 （1）直接寻址的二地址指令3条； （2）变址寻址的一地址指令6条； （3）寄存器寻址的二地址指令8条； （4）直接寻址的一地址指令12条； （5）零地址指令32条。

6、某机字长32位，CPU内有32个32位的通用寄存器，设计一种能容纳64种操作的指令系统，设指令字长等于机器字长。

（1）如果主存可直接或间接寻址，栗用寄存器存储器型指令，能直接寻址的最大存储空间是多少？画出指令格式。

（2）如果采用通用寄存器作为基址寄存器，则上述寄存器一存储器型指令的指令格式有何特点？画出指令格式并指出这类指令可访同多大舶存储空间？

7、某机存储器容量为64K×16位，该机访存指令格式如图4—2下：

OP M I X A 0 3 4 5 6

7

8 15

图4—2 15题访存指令格式

其中M为寻址模式：0为直接寻址，l为基址寻址，2为相对寻址，3为立即寻址；I为间址特征(I=l间址)；x为变址特征(X=l变址)。

设PC为程序计数器，RX为变址寄存器，RB为基址寄存器，试问： （1）该指令能定义多少种操作?