内容发布更新时间 : 2025/1/23 8:43:31星期一 下面是文章的全部内容请认真阅读。

精品文档

一、 选择题（50分，每题2分，正确答案可能不只一个，可单选或复选） 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 15. 16. 17. 18.

（CPU周期、机器周期）是内存读取一条指令字的最短时间。 （多线程、多核）技术体现了计算机并行处理中的空间并行。

（冯?诺伊曼 、存储程序）体系结构的计算机把程序及其操作数据一同存储在存储器里。

（计算机体系结构）是机器语言程序员所看到的传统机器级所具有的属性，其实质是确定计算机系统中软硬件的界面。

（控制器）的基本任务是按照程序所排的指令序列，从存储器取出指令操作码到控制器中，对指令操作码译码分析，执行指令操作。 （流水线）技术体现了计算机并行处理中的时间并行。 （数据流）是执行周期中从内存流向运算器的信息流。 （指令周期）是取出并执行一条指令的时间。

1958年开始出现的第二代计算机，使用（晶体管）作为电子器件。

1960年代中期开始出现的第三代计算机，使用（小规模集成电路、中规模集成电路）作为电子器件。 1970年代开始出现的第四代计算机，使用（大规模集成电路、超大规模集成电路）作为电子器件。 Cache存储器在产生替换时，可以采用以下替换算法：（LFU算法、LRU算法、随机替换）。 Cache的功能由（硬件）实现，因而对程序员是透明的。

Cache是介于CPU和（主存 、内存）之间的小容量存储器，能高速地向CPU提供指令和数据，从而加快程序的执行速度。 Cache由高速的（SRAM）组成。

CPU的基本功能包括（程序控制、操作控制、时间控制、数据加工）。

CPU的控制方式通常分为：（同步控制方式、异步控制方式、联合控制方式）反映了时序信号的定时方式。

CPU的联合控制方式的设计思想是：（在功能部件内部采用同步控制方式、在功能部件之间采用异步控制方式、在硬件实现允许的情况下，尽可能多地采用异步控制方式）。

19. 20. 21. 22. 23. 24. 25. 26.

CPU的同步控制方式有时又称为（固定时序控制方式、无应答控制方式）。 CPU的异步控制方式有时又称为（可变时序控制方式、应答控制方式）。 EPROM是指（光擦可编程只读存储器）。

MOS半导体存储器中，（DRAM）可大幅度提高集成度，但由于（刷新）操作，外围电路复杂，速度慢。 MOS半导体存储器中，（SRAM）的外围电路简单，速度（快），但其使用的器件多，集成度不高。

RISC的几个要素是（一个有限的简单的指令集、CPU配备大量的通用寄存器、强调对指令流水线的优化）。 奔腾CPU采用2条指令流水线，能在1个时钟周期内发射2条简单的整数指令，也可发射（1）条浮点指令。

奔腾CPU的大多数简单指令用硬布线控制实现，在1个时钟周期内执行完毕。而对于用微程序实现的指令，也在（2、3）个时钟周期内执行完毕。

27. 28. 29. 30. 31. 32. 33. 34. 35. 36. 37. 38. 39. 40. 41.

奔腾CPU的外部中断是由CPU的外部硬件信号引发的，包括（可屏蔽中断、非屏蔽中断）。 奔腾CPU的异常中断是由指令执行引发的，包括（执行异常、执行软件中断指令）。 奔腾CPU是Intel公司生产的一种（超标量）流水处理器。 程序控制类指令的功能是（改变程序执行的顺序）。

从CPU来看，增加Cache的目的，就是在性能上使（主存、内存）的平均读出时间尽可能接近Cache的读出时间。 从执行程序的角度看，最低等级的并行是（指令内部）并行。 从执行程序的角度看，最高等级的并行是（作业级、程序级）并行。 存储器堆栈是由程序员设置出来作为堆栈使用的一部分（主存储器）。

当CPU和主存进行信息交换，即CPU（向主存存入数据、从主存读出数据、从主存读出指令）时，都要使用地址寄存器和数据寄存器。 当代总线分为（数据传送总线、仲裁总线、中断和同步总线、公用线）。

当代总线是一些标准总线，追求与（技术、结构、CPU、厂家）无关的开发标准。

当执行指令时，CPU能自动（递增）程序计数器的内容，使其始终保持将要执行的下一条指令的主存地址，为取下一条指令做好准备。 到目前为止，使用最为广泛的计算机形态是：（嵌入式计算机）。 堆栈是一种特殊的数据寻址方式，基于（FILO、LIFO）原理。

堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进栈操作的动作顺序是(A)→MSP，(SP)-1→SP，那么出

。

1欢迎下载

精品文档

栈操作的动作顺序应为（(SP)+1→SP，(MSP)→A）。

42. 43. 44. 45. 46. 47. 48. 49. 50. 51. 52. 53. 54. 55. 56.

冯?诺伊曼体系结构的计算机具有共同的基本配置，即具有几大部件：运算器、控制器、（I/O设备、存储器）。 冯?诺依曼计算机体系结构的主要特点是（使用二进制数、存储程序）。 冯?诺依曼型计算机的设计思想是（存储程序并按地址顺序执行）。

广义地讲，并行性中的并发性是指两个以上事件在（同一时间间隔内）发生。 广义地讲，并行性中的同时性是指两个以上事件在（同一时刻）发生。

计算机的专用和通用是根据计算机的（效率、速度、价格、运行的经济性和适应性）来划分的。 寄存器堆栈是（CPU）中设置的一组专门用于堆栈的寄存器。

具有相同（计算机体系结构）的计算机，可以采用不同的（计算机组成）。

开发RISC系统的目标是：（使处理器的结构更简单，更合理、提高处理器的性能、提高处理器的执行效率、降低处理器的开发成本）。 流水CPU通常由（指令部件、指令队列、执行部件）等几个部分组成，这几个功能部件可以组成一个多级流水线。 奇偶校验无法检测（偶数个、偶数个）错误，更无法识别错误信息的（位置、内容）。 取出和执行任何一条指令所需的最短时间为（2）个CPU周期。

世界上第一台通用电子数字计算机ENIAC使用（电子管）作为电子器件。

适配器的作用是保证（I/O设备）用计算机系统特性所要求的形式发送或接收信息。

双端口存储器是一种高速工作的存储器，指同一个存储器具有两组相互独立的（读写）控制线路，可以对存储器中（任何）位置上的数据进行独立的存取操作。

57. 58.

通用计算机可分为（超级计算机、大型机、服务器、工作站）、微型机和单片机。

微程序控制器的基本思想是：将微操作控制信号按一定规则进行编码，形成（微指令），存放到一个只读存储器里。当机器运行时，一条又一条地读出它们，从而产生全机所需要的各种操作控制信号，使相应部件执行所规定的操作。

59.

为了解决多个主设备同时（竞争）总线（控制）权的问题，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。

60.

为了提高浮点数的表示精度，当尾数不为（0）时，通过修改阶码并移动小数点，使尾数域的最高有效位为（1），这称为浮点数的规格化表示。

61. 62. 63. 64. 65. 66. 67.

为了执行任何给定的指令，必须对指令操作码进行测试，以便识别所要求的操作，CPU中的（指令译码器）就是完成这项工作的。 相对于硬布线控制器，微程序控制器的优点在于（结构比较规整、复杂性和非标准化程度较低、增加或修改指令较为容易）。 相联存储器是以（关键字、内容）来访问存储器的。

虚拟存储器可看作是一个容量非常大的（逻辑）存储器，有了它，用户无需考虑所编程序在（主存）中是否放得下或放在什么位置等问题。 虚拟地址空间的大小实际上受到（辅助存储器）容量的限制。 虚拟地址由（编译程序）生成。

一个计算机系统可以在不同的并行等级上采用流水线技术。按照流水的级别，流水线可分类为（算术流水线、指令流水线、处理机流水线、宏流水线）。

68. 69. 70. 71. 72. 73. 74.

一条机器指令是由若干条（微指令）组成的序列来实现的，而机器指令的总和便可实现整个指令系统。

一条机器指令是由若干条微指令组成的序列（通常叫做（微程序））来实现的，而机器指令的总和便可实现整个指令系统。 一条指令中的操作数地址，可以有（0、1、2、3）个。 一种（计算机组成）可以采用多种不同的（计算机实现）。 以下4种类型指令中，执行时间最长的是（SS型指令）。 以下4种类型指令中，执行时间最短的是（RR型指令）。

以下关于流水线技术的描述中，正确的是（就一条指令而言，其执行速度没有加快、就程序执行过程的整体而言，程序执行速度大大加快、适合于大量的重复性的处理）。

75. 76.

以下句子中，正确的是（CPU中的微程序是可重写的、可以通过修改成品CPU来改变CPU的译码方式）。

以下句子中，正确的是（各条指令的取指阶段所用的CPU周期是完全相同的、由于各条指令的功能不同，指令的执行阶段所用的CPU周期是各不相同的）。

77.

以下句子中，正确的是（一条指令的取出阶段需要1个CPU周期时间、一条指令的执行阶段需要至少1个CPU周期时间）。

。

2欢迎下载

精品文档

78. 以下指令存在哪些类型的数据相关？（RAW相关、WAW相关） LAD R6, B

；M(B)?R6，M(B)是存储器单元 ；(R6)×(R7)?R6

MUL R6, R7

79.

以下指令存在哪些类型的数据相关？（WAR相关） STA M(x)，R3 ；(R3)->M(x)，M(x)是存储器单元ADD R3，R4，R5 ；(R4)+(R5)->R3

80. 以下指令存在哪些类型的数据相关？（WAW相关） MUL R3，R1，R2 ；(R1)×(R2)->R3ADD R3，R4，R5 ；(R4)+(R5)->R3

81. 82. 83. 84.

硬布线控制器的特点是（设计非常复杂，且代价很大、调试非常复杂，且代价很大、速度较快，主要取决于逻辑电路的延迟）。 运算型指令的寻址与转移型指令的寻址，其不同点在于（前者取操作数，后者决定程序转移地址）。

在（定点）运算中，为了判断溢出是否发生，可采用双符号位检测法。不论溢出与否,其（最高）符号位始终指示正确的符号。

在CPU中，操作控制器的功能就是根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，从而完成（取指令、执行指令、分析指令、取操作数）的控制。

85. 86. 87. 88.

在CPU中，程序计数器用来保存（下一条指令的地址）。 在CPU中，跟踪指令后继地址的寄存器是（程序计数器）。

在CPU中，控制器通常由（程序计数器、指令寄存器、指令译码器、时序发生器）和操作控制器组成。

在CPU中，数据寄存器用来暂时存放（由主存读出的一条指令、由主存读出的一个数据字、向主存存入的一条指令、向主存存入的一个数据字）。

89. 90. 91. 92. 93.

在CPU中，运算器的主要功能是进行（算术运算、逻辑测试、逻辑运算）。

在CPU中，运算器通常由（算术逻辑单元、累加寄存器、数据寄存器、状态条件寄存器）组成。 在CPU中，指令寄存器用来保存（当前指令）。

在CPU中，状态条件寄存器（PSW）用来保存（标志位、条件码 、中断信息、状态信息）。

在IEEE 754标准中，对于一个规格化的32位浮点数，其尾数域所表示的值是（1.M），这是因为规格化的浮点数的尾数域最左（最高有效位）总是（1），故这一位经常不予存储，而认为隐藏在小数点的左边，这可以使尾数表示范围多一位，达（24）位。

94. 95. 96. 97. 98.

在操作控制器中，(微程序控制器)是采用存储逻辑来实现的。

在定点二进制运算器中，减法运算一般通过（补码运算的二进制加法器）来实现。 在对RISC机器基本概念的描述中，正确的是（RISC机器一定是流水CPU）。

在对流水CPU基本概念的描述中，正确的是（流水CPU是一种非常经济而实用的时间并行技术）。

在计算机的流水处理过程中，要使流水线具有良好的性能，必须使流水线畅通流动，不发生断流。但由于流水过程中会出现（资源相关、数据相关、控制相关）等相关冲突，实现流水线的不断流是困难的。

99. 100. 101. 102. 103. 104. 105.

在计算机系统的层次结构中，（高级语言级、汇编语言级）采用符号语言。

在计算机系统的层次结构中，（微程序设计级、操作系统级、机器语言级 ）采用二进制数语言。 在计算机系统的层次结构中，属于软件级的是（高级语言级、汇编语言级）。 在计算机系统的层次结构中，属于软硬件混合级的是（操作系统级）。

在计算机系统的层次结构中，属于硬件级的是（微程序设计级、机器语言级）。 在计算机系统中，CPU管理外围设备的方式，除了程序查询之外，还包括（程序中断

、DMA、通道、PPU）。

在计算机中,（CPU对主存的读取、CPU对主存的写入、输入设备与主存的数据交换、输出设备与主存的数据交换）一般都采用异步控制方式，以保证执行时的高速度。

106. 在流水CPU中，为了解决执行段的速度匹配问题，一般采用的方法包括：（将执行部件分为定点执行部件和浮点执行部件两个可并行执行的部分，分别处理定点运算指令和浮点运算指令、在浮点执行部件中，包括浮点加法部件和浮点乘/除部件，它们可以同时执行不同的指令、浮点运算部件以流水线方式工作）。

107. 在流水CPU中，指令部件本身又构成一个流水线，即指令流水线，由（取指令、指令译码、计算操作数地址、取操作数）等几个过程段组成。

。

3欢迎下载