内容发布更新时间 : 2024/6/3 22:30:47星期一 下面是文章的全部内容请认真阅读。

A.MMX侧重浮点运算 B.3DNOW！侧重整数运算 C.MMX技术是由AMD公司推出的

D.3DNOW！主要针对三维建模、坐标变换等三维应用场合 10、Cache中的内容是（B）

A.主存容量的扩充B.是主存储器中的部分地址内容的副本 C.主存储器内容的地址D.主存储器部分地址的副本 二、填空

1、具有16位数据线，32位地址线的CPU可以访问的物理空间为（4GB）。

2、所谓的超标量CPU，就是指集成了多个ALU、多个FPU、多个译码器和多个流水线的CPU，以（并行）处理的方式来提高性能。 5、计算机字长取决于（数据）总线的宽度; 三、简答

1、决定CPU性能的主要技术参数有哪些？ 答：①位、字节、字长 ②时钟频率

③L1和L2Cache的容量和速度 ④CPU的扩展指令集 ⑤工作电压

⑥地址总线、数据总线宽度 ⑦制造工艺

2、CPU的主频、外频、倍频关系如何？什么是超频？ 答：主频=外频×倍频。

超频是实际使用中让CPU工作在高于额定的频率上。可以从超外频和超倍频两个方面着手，可以通过跳线或主板BIOS设置完成。

3、为什么Cache能提高CPU的速度？Cache的哪些主要参数影响其性能？

答：Cache依据局部性原理，不断地将与当前指令集相关联的一个不太大的后继指令集从内存读进来，然后再与CPU高速传送，解决了CPU与内存读取速度不一致的问题，达到速度匹配，同时采用各种策略提高访问命中率，从而提高了CPU的速度； 影响Cache性能的主要参数如下： Cache的基本结构与抵制映像方式； Cache与DRAM存取策略； Cache的替换策略； Cache的分级体系设计 4、简述Cache的替换策略

答：①先进先出策略(FIFO:FirstInFirstOut)：是把最先调入的Cache块替换出去。 ②最不经常使用策略(LFU:LeastFrequencyUsed):将上次替换后被CPU访问最少的Cache快替换出去。

③最近最少使用策略(LRU:LeastRecentlyUsed)：把当前近期Cache中使用次数最少的Cache块替换出去。该方法的检测时间与LFU不同，是最能反映Cache的实际使用情况的算法。 5、CPU与主板连接的接口有那几种形式？他们互相兼容吗？

答：主要有Socket423、Socket478、Socket775、SocketA、Socket754、Socket939、SocketAM2等。

他们不互相兼容。

6、影响流水线效率的2个主要因素是什么？为什么他们影响流水线的效率？

答：流水线系统最大限度地利用了CPU资源，使每个部件在每个时钟周期都工作，大大提高了效率，但是流水线存在两个问题影响其效率，相关和转移；

①数据相关性——即指令的执行需要前一条指令的结果；当第二条指令需要取操作数时，第一条指令的运算还没有完成，如果这时第二条指令就去取操作数，就会得到错误的结果，所以整条流水线只能停下来等待第一条指令的完成，这种停顿会损失时钟周期；

②分支——控制转移，在上例中，如果第一条指令是一个条件转移指令，系统只有等待上一指令的判断结果出来以后才知道下面应执行哪一条指令，但是条件转移所造成的流水线停顿甚至比相关还要严重得多； 7、简述Cache的作用

答：Cache主要用来减少CPU与内存之间的速度差异。Cache是一个速度等于或接近与上级级联存储器的小容量存储器，用于保存先前被存取过的上级存储器数据以及邻近小范围数据。Cache通过这种高速缓存机制提高系统性能。

8、简述MMX、SSE的技术特点，比较两种指令集的性能

答：①MMX是单指令流，多数据流技术，它可使多条信息由一条单一指令来处理，是为了扩充CPU的多媒体和通信功能而设计的，该技术核心体现在如下三点： 4种新的数据类型； 8个64位宽的MMX寄存器； 57条新指令；

②SSE指令集也叫单指令多数据流扩展，为提高处理器浮点性能而开发的扩展指令集； ③两种指令集的性能比较：

MMX指令的先进性体现在：单指令多数据结构；扩充的饱和运算方式；积和运算方式。MMX是一种SIMD并行处理指令，扩充了CPU的多媒体和通信功能；

SSE指令集向下兼容MMX，它可以通过SIMD和单时钟周期并行处理多个浮点数据来有效的提高浮点运算速度； 9、简述超线程结构

答：超线程技术是在超标量基础上发展而来的，超线程技术为每个物理处理器设置了两个入口——AS接口，从而使操作系统等软件将其识别为两个逻辑处理器，这两个逻辑处理器向传统处理器一样，拥有独立的IA-32构架，可以分别进入暂停、中断状态，并且都拥有高级可编程终端控制器APIC；

超线程中的两个逻辑处理器并没有独立的执行单元、整数单元、寄存器甚至缓存等资源，他们在运行过程中仍需要共用执行单元、缓存和系统总线接口，在执行多线程时两个处理器交替工作，当同时需要某一资源时，其中一个暂停并让出资源，待资源空闲时才可继续运行。

第4章内部存储器

一、选择

1、下列有关存储器的读写速度排列正确的是（B） A.RAM>Cache>硬盘>软盘 B.Cache>RAM>硬盘>软盘 C.Cache>硬盘>RAM>软盘 D.RAM>硬盘>软盘>Cache

2、内部存储器的功能不包括（D）

A.暂存正在运行的程序B.作为CPU运行程序的区域

C.配合CPU与外设打交道D.具有非易失性，且解决了存储容量不足的问题 3、内存可分为哪两类（B）

A.动态内存和静态内存B.只读内存和随机存取内存 C.高速内存和低速内存D.Cache和ROM 4、ROM与RAM的主要区别在于（A）

A.在掉电后，ROM中存储的信息不会丢失，RAM信息会丢失 B.掉电后，ROM信息会丢失，RAM则不会 C.ROM是内存储器，RAM是外存储器 D.RAM是内存储器，ROM是外存储器 5、断电会使存储数据丢失的存储器是（C） A.ROMB.EEPROM C.DRAMD.硬盘 二、填空

2、为保证动态RAM中的内容不消失，需要进行（刷新）操作。

3、RAM多采用MOS型半导体集成电路芯片制成，根据其保存数据的机理的不同，RAM可分为DRAM和（SRAM）两大类

4、计算机的主存储器用来存储数据和指令，为了实现按地址访问，每个存储单元必须有一个唯一的地址，PC机主存储器的编址单位是(位);

5、EPROM是可改写的，（不能）作为读写存储器。（填能或不能） 三、简答

1、从存储机理，芯片结构和应用三个方面比较SRAM和DRAM； 答：（1）从存储机理来看：

DRAM，动态随机存取存储器，利用的是触发器的记忆功能，需要不断的刷新，才能保存数据。而且是行列地址复用的，许多都有页模式。

SRAM，静态的随机存取存储器，利用的是电容中电荷的有无，加电情况下，不需要刷新，数据不会丢失，而且，一般不是行列地址复用的。 （2）从芯片结构看：

DRAM存储阵列为多页面结构，地址线为行地址和列地址分别传送，由行选通(RAS)信号和列选通信号控制。数据线分为输入和输出，WE有效为写，无效为读。 SRAM内部由存储矩阵、地址译码器、存储控制逻辑和I/O缓冲器组成。 （3）从应用方面看：

SRAM的速度非常快，在快速读取和刷新时可以保持数据完整性，即保持数据不丢失。SRAM在PC平台上就只能用于CPU内部的一级缓存以及内置的二级缓存。而我们所说的“系统内存”使用的应该是DRAM。

DRAM的应用比SRAM要广泛，结构较SRAM要简单许多，无论是集成度、生产成本以及体积，DRAM都比SRAM具有优势。

2、SDRAM、DDRAM、RDRAM、的主要特点和区别？存储器是如何分类的？ 答：①SDRAM同步动态随机存储器，可以和系统时钟同步工作。 ②DDRAM是SDRAM的升级版，一个时钟周期前后沿都触发数据传输。

③RDRAM与DDRAM一样，也采用双沿触发技术，但结构和控制体系与前两者有很大变化。内存槽需要插满，采用串行传输方式和RISC指令系统。

3、与硬盘，RAM相比，Flash存储器有什么优势和缺陷？

答：和硬盘相比优点是，采用电子式存储，不存在机械只读过程；体积小，携带方便；抗震，低功耗；产品价格在中低端；缺点是容量小，单位容量造价高；

和RAM相比优点是：掉电后信息不丢失，具有非易失的优势，但是速度慢，不能完成完全随机读写。

4、内存的速度怎样定义，什么是内存的带宽？内存的主要性能指标有哪些？

答：我们通过内存的一个主要技术指标存取周期，来间接定义内存速度，存储器从接收读出命令到被读出信息稳定在MDR的输出端为止的时间间隔，称为取数时间，两次独立的存取操作之间所需的最短时间称为存取周期，这个数值越小，存取速度越快。

带宽是用来描述频带宽度的，但是在数字传输方面，也常用带宽来衡量传输数据的能力。用它来表示单位时间内传输数据容量的大小，表示吞吐数据的能力。B表示带宽，F表示存储器时钟频率，D表示存储器数据总线位数，则内存带宽可以表示为： B=F×D/8

如果是双通道内存，上式应再乘以2； 内存的主要性能指标有： ①存储容量。 ②存取周期。 ③错误校验。

5、64MB的SRAM和DRAM芯片的地址引线和数据引线各有多少条？ 答：地址引线,SRAM:２^n=64MB,n=２６;DRAM=13;

数据引线，SRAM:１３条，DRAM不确定，一般为８条，也有１位的和4位的； 6、比较SDRAM和DDRSDRAM的特点；

答：SDRAM有多个Bank，在单元组织上采用交叉存放。读写是和系统总线时钟clock同步的。SDRAM是64位位宽，3.3伏工作电压。

在SDRAM的基础上，内部具备2bit预取机制，采用时钟的上、下沿分别传输数据，使传送带宽增加一倍。在相同的时钟频率下，DDR比SDRAM的传输速度提高一倍。采用双体结构，存储阵列由双存储体构成，交叉编址，执行一个存储器输出的同时准备另一个存储器的数据，按时间交替输出。

7、动态RAM为什么需要刷新？

答：动态RAM存放信息靠电容，但任何电容都会漏电，当电容器存有电荷时，过一段时间由于电容器的放电过程导致电荷流失，所以要每隔一定时间刷新一次，使电荷得到补充。 8、简述从EDODRAM到SDRAM存储器采用的改进技术。

答：EDODRAM是在FPMDRAM的基础上的改进，可以在输出数据的同时进行下一个列地址选通。EDO存储模组中只有一个Bank，SDRAM有多个Bank，在单元组织上采用交叉存放； 读写是和系统总线时钟clock同步的，采用管道处理方式；

支持高速总线时钟频率，让RAM和CPU共享一个时钟周期，以相同的速度同步工作； 采用新的双存储体结构，内涵两个交错的存储阵列，允许两个内存页面同时打开，通过两个存储阵列的紧密切换，提高读取效率。这些新技术使得SDRAM具有优良的特性，为各种流行的芯片组所支持。

第5章总线与芯片组

1、名词解释

FSB、ISA、PCI、PCIExpress、PCI-X、AGP、IHA、MCH、ICH、SATA、HDAudio、AC’97、DMI、RAID、ATX、Flex-ATX、PCB