内容发布更新时间 : 2024/5/6 14:23:12星期一 下面是文章的全部内容请认真阅读。

.

（8分）

主程序KK+1M带返转KM+1JMPIK间址特征子程序

2．（6分）（指令系统 3）一条双字长的取数指令（LDA）存于存储器的100和101单元，其中第一个字为操作码和寻址特征M，第二个字为形式地址。假设PC当前值为100，变址寄存器XR的内容为100，基址寄存器的内容为200，存储器各单元的内容如下图所示。写出在下列寻址方式中，取数指令执行结束后，累加器AC的内容。

100 LDA M 寻址方式 AC内容

300 101 （7） 直接寻址

102

（8） 立即寻址 ┇

300 800 （9） 间接寻址

┇（10） 相对寻址

700 400

（11） 变址寻址 400 401

500 402 （12） 基址寻址 ┇ 500 200 ┇800 600 3．（6分）设某机有四个中断源A、B、C、D，其硬件排队优先次序为A > B > C > D，现要

求将中断处理次序改为D > A > C > B。

（1）写出每个中断源对应的屏蔽字。

（2）按下图时间轴给出的四个中断源的请求时刻，画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20?s。

程序

5 10 15 20 B D 30 A 40 50 60 70 80 90 t (?s) C 76 / 77'. .

七、设计题（10分）

设CPU共有16根地址线和8根数据线，并用MREQ作访存控制信号，WR作读写命令信号（高电平读，低电平写）。设计一个容量为32KB，地址范围为0000H~7FFFH，且采用低位交叉编址的四体并行存储器。要求：

（1）采用下图所列芯片，详细画出CPU和存储芯片的连接图。 （2）指出图中每个存储芯片的容量及地址范围（用十六进制表示）。

G1AiOEA0CEWERAMDjG2AG2BCBAY7Y6D0Y0

77 / 77'.