内容发布更新时间 : 2024/12/23 14:31:06星期一 下面是文章的全部内容请认真阅读。

实验5 数据选择器及其应用

一、 实验目的

1、熟悉数据选择器集成芯片的逻辑功能 2、掌握数据选择器的工作原理

3、掌握用数据选择器构成组合逻辑电路、实现逻辑函数的方法

二、 实验设备及材料

数字逻辑电路实验箱，集成芯片74LS151、74LS10

三、 实验原理

数据选择是指通过选择，把多个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器。数据选择器的特点是仅有1个输出端，而输入部分有地址输入端和数据输入端两部分。它相当于一个多输入的单刀多掷开关，如图5-1所示。图中有4路数据输入D0～D3,通过选择控制信号A1、A2（地址码），从四路数据中选中一路数据送至数据输出端。

图5-1 4选1数据选择器示意图

8选1数据选择器集成芯片74LS151:

74LS151是一种典型的集成数据选择器。它有3个地址输入端S2、S1、S0和E选通端，有8位数据输入端D0～D7,有两个互补输出端，分别是同相输出端Y和反相输出端Y。芯片引脚排列如图5-2所示。

图5-2 74LS151芯片引脚排列

16

四、 实验内容

1、测试8选1集成芯片74LS151的逻辑功能（验证性实验）

在数字逻辑电路实验箱的扩展板插上芯片74LS151，芯片8脚接地，芯片16脚接电源+5V。输出端Y接发光二极管。记录实验结果，将结果记入表5-1中。

表5-1 74LS151逻辑功能测试

输入 E 输出 S2 S1 S0 Y 1 0 0 0 0 0 0 0 0 ╳ ╳ ╳ 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 2 、用芯片74LS151与74LS10实现逻辑函数（设计性实验）

要求实现Y?ABC?ABC?BCD?ABD，写出化简步骤的逻辑表达式，画出接线图，列出测试表格，记录实验结果。

五、实验要求

1、复习数据选择器理论知识。

2、完成实验内容中用数据选择器实现逻辑函数的电路设计，画出接线图。并利用multisim软件实现电路的仿真验证。

六、实验报告与思考题

1、分析实验内容，总结74LS151的逻辑功能，写出设计过程，画出接线图。 2、能否用数据选择器实现全加器功能？画出74LS153实现全加器的接线图。 3、论证自己设计各逻辑电路的正确性。

17

实验6 时序逻辑电路的分析

一、实验目的

1、掌握JK触发器的逻辑功能、触发方式和测试方法 2、熟悉集成触发器的应用。

3、掌握同步时序电路的分析方法和功能测试。

二、实验设备及材料

数字逻辑电路实验箱，双JK触发器74LS76，74LS08

三、实验原理

1、触发器是能够存储一位二进制码的逻辑电路。它有两个互补输出端，其输出状态不仅与输入状态有关，而且还与原先的输出状态有关。触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。 2、JK触发器

在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。实验采用74LS76双JK触发器，为下降边沿触发的边沿触发器。引脚排列和逻辑符号如图6-1所示。

JK触发器的状态方程为：Qn?1?JQn?KQn

JK触发器常被用作缓冲存储器、移位寄存器和计数器。

图6-1 74LS76 JK触发器的引脚排列和逻辑符号

18

3、在同步时序逻辑电路中，所有触发器都是在同一时钟信号操作下工作，各个触发器的变化都是在同一时刻发生的。 同步时序逻辑电路的分析步骤：

判断电路 逻辑功能 电路图 1 2 时钟方程、激励方程 和输出方程 状态方程 3 5 4 状态表、状态图 或时序图 计算 四、实验内容

1、JK触发器的逻辑功能测试

集成芯片74LS76是双JK下降沿触发器，芯片5脚接电源+5V，13脚接地。 （1）测试JK触发器的复位、置位功能。

在集成芯片74LS76中，任取一个JK触发器， SD?RD?J?K端接逻辑电平拨位开关，CP接单次脉冲，输出端Q和Q接发光二极管显示。要求改变置位端的状态，观察输出端Qn的状态，记入表6-1中。

表6-1 复位、置位端测试

SD RD Qn 0 1 （2）JK触发器的逻辑功能测试。

1 0 首先，确定Qn复位或置位SD?RD的状态；其次让SD?RD端均置高电平，输出一个单脉冲CP，原来的输出发光管显示Qn状态即转变为Qn?1新态。J,K按表6-2中输入数据，测试Qn?1的状态，记入表中，说明逻辑功能。

J

K Qn 19 Qn?1 逻辑功能 表6-2 JK触发器

0 0 0 1 的逻辑功能测试

0 1 0 1

1 0 0 1 1 1 0 1 2、同步时序逻辑电路功能测试

如图6-2的电路为一般的同步时序电路。F1、F2采用74LS76双下降沿触发器和与门芯片74LS08构成电路。完成电路接线，用点动脉冲作为时钟CP，自拟表格，记录输出结果。写出电路的驱动方程、状态方程和输出方程（各触发器的初始状态均为“0”）。根据状态方程列出状态表，画出时序波形图。说明电路的逻辑功能。

图6-2同步时序逻辑功能测试电路

五、预习要求

1、复习有关触发器的内容，熟悉有关器件的管脚分配。 2、列出JK触发器实验数据表格，说明其功能。 3、参考有关资料，查阅74LS76的引脚排列及逻辑功能。

20