内容发布更新时间 : 2024/11/18 15:36:02星期一 下面是文章的全部内容请认真阅读。
8个（ ）。
7 DMA控制器按其结构，分为（ ）DMA控制器和（ ）DMA控制器。前者适用于高速设备，后者适用于慢速设备。
8 64位处理机的两种典型体系结构是（ ）和（ ）。前者保持了与IA-32的完全兼容，后者则是一种全新的体系结构。
9 CPU从（ ）中取出一条指令并执行这条指令的时间和称为（ ）。 10 RISC指令系统的最大特点是：只有（ ）指令和（ ）指令访问存储器，其余指令的操作均在寄存器之间进行。
二、简答题
CPU中有哪几类主要寄存器？用一句话说明它们的功能。 三、计算题
设存储器容量为64M字，字长128位，模块数m＝8，分别用顺序方式和交叉方式进行组织。存储周期T＝160ns，数据总线宽度位128位，总线传送周期τ＝40ns。问：顺序存储器和交叉存储器的带宽各是多少？ 四、证明题
用定量分析法证明：流水CPU比顺序CPU具有更大的吞吐率。 五、设计题
现只有“2输入与非门”和“异或门”两种器件，它们的延迟时间分别为20ns和40ns，请设计一个行波（串行）进位加法器。
⑴列出1位全加器真值表。
⑵画出加法器逻辑电路图（只画最低2位），规定输入、输出均为原变量。 ⑶设加法器为32位，计算求和运算的最长时间。 ⑷修改⑵的逻辑图，使加法器也能实现减法运算。 六、设计题
一台模拟机的数据通路如图所示，其中ALU完成加、减、传送（X）三种操作，MUX是三选一多路开关，R1～R3是通用寄存器。RAM是双端口存储器，其中DRAM为数据存储器（CE1为读写使能，RD/WE#为读/写命令），IRAM为指令存储器（只读）。AR为数据地址存储器，PC为程序计数器（具有自动加1功能），IR为指令寄存器。所有的单箭头为控制微命令。请回答下列5个问题：
⑴指出运算器中的相斥性微操作。 ⑵指出存储器中的相容性微操作。
⑶采用直接控制方式，设计微程序控制器中的微指令格式。规定判别字段2位，下地址字段5位。
⑷部分微命令采用编码控制，设计微指令格式。要求微指令字长≤24位。 ⑸画出存数指令STA的指令周期流程图。PC中已存放指令地址，DRAM的数据地址由R3提供，写入数据由R2提供。
R1 LDR1 LDR2 DBUSA DBUS R2 LDR3R3IR LDIR RAM CE1RD/WE#IBUSCE2RD + 1 LDPC控制器 DRAM IRAM (+加) —（减） M（传送）X MUXLR1R2XXR2R3XR1 ALU LDARY MUXR R1R1R2 R3R3R3 Y R2YYARPC
研究生入学试卷（九）
一、填空题
1 多路型DMA控制器不仅在（ ）上而且在（ ）上可以连接多个设备，适合于连接（ ）设备。
2 多个用户共享主存时，系统应提供（ ）。通常采用的方法是（ ）和（ ），并用硬件来实现。
3 当今的CPU芯片除了包括定点运算器、操作控制器外，还包括（ ）运算器、（ ）和（ ）管理部件
4 流水CPU中的主要问题是（ ）相关、（ ）相关和（ ）相关。为此，需要采用相应的技术对策才能保证流水畅通而不断流。
5 对存储器的要求是容量大、速度快、成本低，为了解决这三个方面的矛盾，计算机采用了多级存储体系结构，即（ ）、（ ）和（ ）。
6 一个较完善的指令系统，应当有（ ）、（ ）、（ ）、（ ）四大类指令。 7 机器指令对四种类型的数据进行操作，这四种数据类型包括（ ）型数据、（ ）型数据、（ ）型数据和（ ）型数据。
8 CPU中保存当前正在执行的指令的寄存器是（ ），指示下一条指令地址的寄存器是（ ），保存算术逻辑运算结果的寄存器是（ ）和（ ）。 9 运算器和控制器合在一起称为（ ），而将（ ）和存储器合在一起称为（ ）。 10 广泛使用的（ ）和（ ）都是半导体随机读写存储器，而（ ）存储器
同时具有RAM和ROM的特点。
二、简答题
一位全加器的真值表如下所示，且给定如下3钟器件： 输入 输出 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 异或门与门或门
⑴设计一个32位字长的串行进位加法器，画出最低2位全加器逻辑图。其中
Ai、Bi是加数，Ci-1是低位来的进位信号，Si是求和输出，Ci是进位输出。 ⑵设异或门传输延迟时间40ns，与门、或门的传输延迟时间为20ns，求加法器完成一次加法运算的最长时间。 三、简答题
写出下表寻址方式中操作数有效地址E的算法。 序号 寻址方式名称 有效地址E 说明 1 立即 操作数在指令中 2 寄存器 操作数在某通用寄存器Ri中 3 直接 D为偏移量 4 寄存器间接 （Ri）为主存地址指示器 5 基址 B为基址寄存器 6 基址+偏移量 7 比例变址+偏移量 I为变址寄存器，S比例因子 8 基址+变址+偏移量 9 基址+比例变址+偏移 量 10 相对 PC为程序计数器 四、设计题 定点运算器有如下功能部件，如下图所示。1个ALU（由S0S1S2指定8种运算功能）；1个阵列乘法器MUL；1个阵列除法器DIV；暂存器A和暂存器B；4个通用
寄存器R0～R3；7个三态门。
请设计运算器的数据通路，其中数据线为双线，控制线为单线，要求： ⑴设计2条数据总线（ABUS，BBUS），将上述功能部件完整的连接起来； ⑵标出每个功能部件的控制信号（寄存器和暂存器为打入控制信号，如DDR0；其他部件为操作控制信号，如三态门控制信号ALU→ABUS）。 ⑶共有多少个电位控制信号？多少个脉冲控制信号？这些控制信号来自何处？
五、设计题
针对第四题中设计的运算器数据通路，设计微程序控制器的微指令格式。假定微指令判别测试字段为3位（P0，P1，P2），下址字段为6位（?A0～?A5），微命令采用直接控制。
⑴微指令字长多少位？
⑵控制存储器容量是多少个单元？字长是多少位？ ⑶画出微指令格式（只考虑运算器数据通路）。 ⑷画出微程序控制器组成框图。 六、设计题
某I/O系统中有四个设备，它们的数据传输率为：磁盘（500000位/秒），磁带（200000位/秒），打印机（3000位/秒），显示器（2000位/秒）。请用中断方式、DMA方式组织此I/O系统，画出包括主存、CPU中总线仲裁器在内的I/O方式结构框图（注意设备的优先级）。
研究生入学试卷（十）
一、填空题
1 若[x1]补= 11001100， [x2]原= 1.0110 ，则数x1和x2的十进制数真值分别是（ ）和（ ）。
2 将十进制数85.625表示成符合IEEE 754标准的32位浮点数，其阶码为 （ ），尾数为（ ）。
3 在计算机系统中，多个系统部件之间信息传送的公共通路称为（ ）。通常，在公共通路上所传送的信息类型可分为（ ）、（ ）、（ ）。
4 CPU从主存取出一条指令并执行该指令的时间叫（ ），它通常包含若干个（ ），而后者又包含若干个（ ）。
5 连接在总线上的设备可分为（ ）设备和（ ）设备。前者是总线事务的发起者，而后者是（ ）。 二、选择题
1 在微程序控制中，机器指令和微指令的关系是（ ）。
A 每一条机器指令由一条微指令解释执行 B 每一条机器指令由一段微程序解释执行 C 每一条微指令由一条机器指令解释执行 D 每一段微程序由若干条机器指令解释执行 2 动态RAM的特点是（ ）。
A 工作中存储内容会发生变化 B 工作中需动态改变访存地址
C 每次读出后，需重写一次 D 每隔一定时间，需按行执行一次假读
操作 3 CPU在每个（ ）周期后响应DMA请求。
A 时钟 B 指令 C 存储 D 总线 4 向量中断的向量地址（ ）。
A 由中断服务程序统一产生 B 由中断源硬件提供 C 由被中断的主程序查表获得 D 由存储管理部件产生 5 下列关于微操作的描述正确的是（ ）。
A 同一CPU周期中，可以并行执行的微操作叫相容性微操作 B 同一CPU周期中，可以并行执行的微操作叫相斥性微操作 C 在不同的CPU周期，可以并行执行的微操作叫相斥性微操作 D 同一CPU周期中，不可以并行执行的微操作叫相容性微操作 6 下述I/O控制方式中，主要由程序实现的是（ ）。 A DMA方式 B PPU方式 C 中断方式 D 通道方式
7 在指令的地址字段中直接给出操作数本身的寻址方式，称为（ ）。