内容发布更新时间 : 2024/4/28 20:37:01星期一 下面是文章的全部内容请认真阅读。
如有你有帮助，请购买下载，谢谢！
x 装
订 线
院 系
2007—2008学年第2学期计算机组成与结构重考试卷 （院系：计算机科学技术学院 专业：计算机科学与技术 年级：2004 考核形式：闭卷 ） 题 号 分 数 一 10 二 20 三 30 四 10 五 30 总分 100 评卷人 8. 按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是______。 A 全串行运算的乘法器 B 全并行运算的乘法器 C 串—并行运算的乘法器 D 并—串型运算的乘法器 年 级 专 业 姓 名 学 号 考试课程 得 分 9. 由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机得分 评卷人 一、选择题（在每个小题备选答案中选出正确答案，填在题末括器周期通常用______来规定。 号里）（每题1分，总计10分） A 主存中读取一个指令字的最短时间 1. 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是 B 主存中读取一个数据字的最长时间 ______。 C 主存中写入一个数据字的平均时间 A B C D D 主存中读取一个数据字的平均时间 2. 8位定点字长的字，采用2的补码表示时，一个字所能表示的整数范围是10. 程序控制类指令的功能是______。 ______。 A 进行算术运算和逻辑运算 A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128 B 进行主存与CPU之间的数据传送 C 进行CPU和I / O设备之间的数据传送 3. 下面浮点运算器的描述中正确的句子是：______。 D 改变程序执行顺序 A. 浮点运算器可用阶码部件和尾数部件实现 得分 评卷人 二、填空题（每空1分，总计20分） B. 阶码部件可实现加、减、乘、除四种运算 C. 阶码部件只进行阶码相加、相减和比较操作 1． 按IEEE764标准，一个浮点数由__符号位____，阶码E ， D. 尾数部件只进行乘法和减法运算 尾数m 三部分组成。其中阶码E的值等于指数的__基值____加上一个固定___偏移量___。 4. 某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是______ 2． 储器的技术指标有___存储容量___， __存储时间____， ___存储周期___，和 A. 64K B. 32K C. 64KB D. 32 KB 存储器带宽。 5. 双端口存储器在______情况下会发生读/写冲突。 3． 指令操作码字段表征指令的__操作特征与功能____，而地址码字段指示__ A. 左端口与右端口的地址码不同 3操作数的地址____。 B. 左端口与右端口的地址码相同 C. 左端口与右端口的数据码不同 4． 一个定点数由__符号位____和___数值域___两部分组成。根据小数点位置不 D. 左端口与右端口的数据码相同 同，定点数有__纯小数____和纯整数之分。 6. 寄存器间接寻址方式中，操作数处在______。 5． 对存储器的要求是__容量大____， __速度快____，__成本低____。为了解决 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 这三方面的矛盾计算机采用多级存储体系结构。 7. 微程序控制器中，机器指令与微指令的关系是______。 6． 当今的CPU 芯片除了包括定点运算器和控制器外，还包括__Cache____， ___ A. 每一条机器指令由一条微指令来执行 浮点___运算器和__存储____管理等部件。 B. 每一条机器指令由一段微指令编写的微程序来解释执行 7． RISC指令系统的最大特点是： _指令条数少_____； ___指令长度固定___; C. 每一条机器指令组成的程序可由一条微指令来执行 ____指令格式和寻址方式__种类少。只有取数/存数指令访问存储器。 D. 一条微指令由若干条机器指令组 装 得分 评卷人 三、计算题（共3题，每小题10分，总计30分） 2．①已知四位信息码为1110，设计可纠一位错的海明码。（8分） 订 1．已知X= -0.1010, Y= +0.1111, 用补码并行乘法或布斯算法②在传送此海明校验码的过程中，接收方收到数据后，进行检查结果S3 S2 S1=101，求[X*Y]补的积，并求出X*Y的积的真值。（10分）（提示：要求先写出X、Y的补码形说明什么问题？如何处理？（2分） 线
式，然后进行补码并行乘法或布斯算法的计算） 1页
如有你有帮助，请购买下载，谢谢！
院 系
年 级
专 业 姓 名 院 系 年 级 专 业 装 3. 设有两个浮点数 N1 = 2j1 × S1 , N2 = 2j2 × S2 ,其中阶码2位，阶符1位，尾2.某指令系统指令长度固定长度12位，操作码部分长4位。有人提出一种分配 订 数四位，数符一位。 方案，使指令系统有12条二地址指令，56条单地址指令和200条零地址指令。 设 ：j1 = (-10 )2 ,S1 = ( +0.1001)2 此方案能否成功？如果成功写出各种指令的操作码范围，如果不成功说明原 线
j2 = (+10 )2 ,S2 = ( +0.1011)2 因。（5分） 求：N1 ×N2 ，写出运算步骤及结果，积的尾数占4位，要规格化结果，用原码阵得分 评卷人 五、综合设计题（共3题，第1题6分，第2题12分，第3列乘法器求尾数之积。（10分） 题12分，总计30分） 得分 评卷人 1、指令格式如下所示，OP为操作码字段，试分析指令格式特点。（6分） 四、简答题（共2题，每小题5分，总计10分） 31 26 22 18 17 16 15 0 1. 计算机中的存储系统通常采用高速缓存（Cache），其中Cache和主存之间的映 OP 源寄存器 变址寄存器 偏移量 射关系有哪三种？这三种映射中哪种映射实现所需要硬件电路最少？它的缺 点是什么？（5分） 2页
如有你有帮助，请购买下载，谢谢！
姓 名
学 号
考试课程 院 系 年 级 专 业 装 订 线
装 2、某机器中，已知配有一个地址空间为(0000—1FFF)16的ROM区域，现在用一个3、某计算机的数据通路如图2所示，其中M—主存， MBR—主存数据寄存器， 订 SRAM芯片（8K×8位）形成一个16K×16位的ROM区域，起始地址为（2000）16 。MAR—主存地址寄存器， R0-R3—通用寄存器， IR—指令寄存器， PC—程序假设SRAM芯片有CS和WE控制端，CPU地址总线A15——A0 ，数据总线为计数器（具有自增能力）， C、D--暂存器， ALU—算术逻辑单元（此处做加法线
D15——D0 ，控制信号为R / W（读 / 写），MREQ（当存储器读或写时，该信号指示器看待）， 移位器—左移、右移、直通传送。所有双向箭头表示信息可以双向传地址总线上的地址是有效的）。要求： 送。 （1）满足已知条件的存储器，画出地址译码方案。 请按数据通路图画出“ADD（R1），（R2）+”指令的指令周期流程图。该指令的含（2）画出ROM与RAM同CPU连接图。（12分） 义是两个数进行求和操作。其中源操作地址在寄存器R1中，目的操作数寻址方式为自增型寄存器间接寻址（先取地址后加1）。（12分） 3页