EDA技术与VHDL程序设计基础教程习题答案 下载本文

内容发布更新时间 : 2024/5/16 3:37:09星期一 下面是文章的全部内容请认真阅读。

(NEXT)和空语句(NULL)。

4.块语句(BLOCK)实现的是从 结构体形式 上的划分,并非 功能 上的划分。

5.生成语句(GENERATE)由 说明语句 、 生成方式 、 并行语句 和 BEGIN-END 四部分组成。 6. REPORT语句是 报告相关信息 的语句,类似于C语言中的printf语句。

7. VHDL中的断言语句主要用于程序调试、时序仿真的人机对话,属于不可综合语句,综合中被忽略而不会生成逻辑电路,只用于检测某些电路模型是否正常工作等。

8.过程调用语句属于VHDL 子程序 的一种类型。 子程序 是一个VHDL程序模块,利用顺序语句来定义和完成算法,应用它能更有效地完成重复性的设计工作。

9. 在进程中,当程序执行到WAIT语句时,运行程序将被 挂起 ,直到满足此语句设置的 条件后,才重新开始执行进程或过程中的程序。

10. NEXT语句主要用于在 LOOP 语句执行中进行有条件的或无条件的 转向 控制。 6.4.2选择

1、除了块语句(BLOCK)之外,下列语句同样也可以将结构体的并行描述分成多个层次的是(A) A.元件例化语句(COMPONENT) B.生成语句(GENERATE) C.报告语句(REPORT) D.空操作语句(NULL)

2、以下不是生成语句(GENERATE)组成部分的为(D) A.生成方式 B.说明部分 C.并行语句 D.报告语句(REPORT)

3、断言语句对错误的判断级别最高的是(D)。 A. Note(通报) B. Warning(警告) C. Error(错误) D. Failure(失败)

4、下列选项中不属于过程调用语句(PROCEDURE)参量表中可定义的流向模式的为(D) A.IN

B.INOUT C.OUT D.LINE

5、下列选项中不属于等待语句(WAIT)书写方式的为( C )。 A WAIT B WAIT ON 信号表

C WAIT UNTILL 条件表达式 D WAIT FOR 时间表达式

6、下列选项中不属于NEXT语句书写方式的为(D )。 A NEXT B NEXT LOOP 标号

C NEXT LOOP 标号 WHEN 条件表达式 D NEXT LOOP 标号 CASE 条件表达式

7. 下列选项中不属于EXIT语句书写方式的为( D )。 A EXIT B EXIT LOOP 标号

C EXIT LOOP 标号 WHEN 条件表达式 D EXIT LOOP 标号 CASE 条件表达式 8.下列语句中完全不属于顺序语句的是(C) A WAIT语句 B NEXT语句 C ASSERT语句 D REPORT

9. 下列语句中不完全属于并行语句的是(C)。 A REPORT语句 B BLOCK语句 C ASSERT语句 D REPORT

10. 以下不是并行断言语句(ASSERTE)组成部分的为(D)。 A ASSERT B REPORT C SEVERITY D EXIT

第7章 EDA习题答案

7.10.1填空

1.VHDL常用的预定义属性有 数值属性 、 函数属性 、 类型属性 、 范围属性 和 信号属性 5大类。

2.VHDL的数值属性有 数值类型 、 数值数组 和 数值块 3大类。 3. VHDL的函数属性有 函数数值 、 函数数组 和 函数信号 3种。

4. VHDL语言总共定义了 DELAYED、 STABLE 、 QUIET 和 TRANSACTION 4种信号属性供设计者使用。 5. 数据类型属性(Type Attributes)主要用于返回指定类型或子类型的基本(BASE)类型(Type)。 6.数据区间的属性函数又称为 范围属性 用于返回 有限制 的指定数组类型的范围。。

7. 延迟 是VHDL仿真中最重要的特性设置,为建立精确的 延时模型,甚至可以不使用VHDL仿真器得到更接近实际的结果。

8.仿真周期包括敏感条件成立或等待条件成立、更新进程中的信号值和执行每一个被激活的进程,直到被再次挂起3部分。

9.VHDL系统的仿真延迟分为 惯性延时 和 传输延时 2种。 7.10.2选择

1、下列属性描述中不属于VHDL属性的是(B) A. 数值属性(Value Attributes) B. 过程属性(Process Attributes) C. 函数属性(Function Attributes) D. 信号属性(Signal Attributes)

2、下列属性描述中不属于数值类型属性的是(C) A. Type_name’High B. Type_name’Low C. Type_name’Middle D. Type_name’Left

3、下列属性描述中不属于函数数组属性的是(C) A. Array_name’LEFT(n) B. Array_name’High(n) C. Array_name’Middle(n) D. Array_name’Low(n)

4、下列属性描述中不属于函数信号属性的是(C) A. Signal_name’EVENT B. Signal_name’ACTIVE C. Signal_name’FIRST_EVENT D. Signal_name’LAST_ACTIVE

5、下列属性描述中不属于信号属性的是(D) A. 带DELAYED(time)属性的信号 B. 带STABLE(time)属性的信号SIGNAL C. 带QUIET (time)属性的信号SIGNAL D. 带TRANSITION属性的信号SIGNAL 6、下列过程不属于仿真周期的是(C) A. 敏感条件成立或等待条件成立 B. 更新进程中的信号值 C. 退出被激活的进程

D. 执行每一个被激活的进程,直到被再次挂起

第8章 EDA习题答案

8.8.1填空

1.VHDL语言的库可以分为 设计库 、 工作库 和 资源库。

2.程序包是一种使包体中的 元件 、 函数 和 类型说明 对其他设计单元是“可见”、可调用的设计单元。

3.VHDL常用的程序包有 STD 、 TEXTIO、 STD_LOGIC_1164 、NUMERIC_STD和NUMERIC_BIT。 4.TEXTIO程序包允许设计者读出或写入格式化的 格式化的文本文件、过程和函数。

5.元件例化和设计实体的连接可以采用默认连接、 默认配置 、 配置说明 和 元件配置 4种方式来实现。 6.子程序有两种类型,即 过程 和 函数 。

7. 函数重载允许设计者用同一个名字写多个函数,但变量数、变量的类型和返回值可能是不同的。

8. 运算符的重载允许设计者对 不同类型的对象 进行相同的运算,从而解决了这些运算不在运算符定义范围之内的问题。