内容发布更新时间 : 2024/12/23 14:09:50星期一 下面是文章的全部内容请认真阅读。

（2） 画出对应这种微指令格式的微程序控制器逻辑框图。 5．（12分）集中式仲裁有几种方式？画出计数器定时查询方式的逻辑结构图，说明其工作原理。 6．（12分）某机用于生产过程中的温度数据采集，每个采集器含有8位数据缓冲器存器一个，比较器一个，能与给定范围比较，可发出“温度过低”或“温度过高”信号，如图A12.2所示。主机采用外设单独编制方式，四个采集器公用一个设备码，共用一个接口，允许用两种方式访问：

（1）定期巡回检测方式，主机可编程指定访问该设备码中的某一采集器。

（2）中断方式，当采集数据比给定范围过低或过高时能提出随机中断请求，主机能判别是哪一个采集器请求，是温度过低或过高。

请拟定该接口中有哪些主要部件（不要求画出完善的连线），并概略说明在两种方式下工作原理。

过高 过低 允许最低温度 缓冲寄存器 比较器 允许最高温度

温度数据 图A12.2

研究生入学试卷五

一．选择题（每小题1分，共10分）

1.某寄存器中的值有时是地址，因此只有计算机的___才能识别它。 A.译码器 B. 判断程序 C.指令 D.时序信号

2.已知定点小数x的反码为1.x1x2x3,，且x<-0.75,则必有___。 A.x1=0,x2=0,x3=1 B.x1=1

C.x1=0,且x2,x3不全为0 D.x1=0,x2=0,x3=0 3.双端口存储器所以能高速运行读/写，是因为采用___。

A. 高速芯片 B.两套相互独立的读写电路 C.流水技术 D.新型器件 4.寄存器间接寻址方式中，操作数在___。

A.通用寄存器 B.主存单元 C.程序计数器 D.堆栈 5.描述多媒体CPU基本概念中,不正确的是___。

A.多媒体CPU是带有MMX技术的处理器 B.MMX是一种多媒体扩展结构

C.MMX指令集是一种MIMDC多指令流多数据流的并行处理指令 D.多媒体CPU是以超量结构为基础的CISC机器。

6.在集中式总线仲裁中，___方式响应时间最快，___方式对___最敏感。 A.菊花链方式 B.独立请求方式 C.电路故障 7.CRT的颜色数为256色，则刷新存储器每个单元的字长是___。

A.256位 B.16位 C.８位 D.７位

8.CPU程序与通道可以并行执行，并通过___实现彼此间的通讯和同步。 A.I/O指令 B.I/O中断 C.I/O指令和I/O中断 D.操作员 9.系统总线中地址线的功能是___。

A.选择主存单元地址 B.选择进行信息传输的设备

C.选择外存地址 D.指定主存和I/O设备接口电路的地址 10.当采用___输入操作情况下，除非计算机等待数据，否则无法传送数据给计 算机。

A.程序查询方式 B.中断方式 C. DMA方式

二．填空题（每小题3分，共18分）

1.为了运算器的高速性，采用了A.___进位，B.___乘除法，C.___等并行技术措施。

2.广泛使用的SRAM和DRAM都是半导体A.___存储器。前者的速度比后者快，B.___ 不如后者高。它们的共同缺点是断电后C.___保存信息。

3.完成某些有限的，但经常反复使用的一组指令序列，通常称为A.___。一个给定的A 在B.___执行期间可以多次被调用，甚至A可以调用A。实现这种调用的最好方法是 使用C.___。

4.微程序控制器主要由控制存储器，A.___，B.___三大部分组成，其中控制存储器是 只读型存储器用来存放C.___。

5.总线同步定时协议中，事件出现在总线的时刻由A.___信号确定，B.___周期的长度 是C.___的。

6.光盘是近年发展起来的一种是外设，是A.___不可缺少的设备，按读写性质分，光盘 有只读型，B.___型，C.___型三类。

三. 应用题

1．（12分）有浮点数x=2-5×0.0110110,y=23×(-0.1110010),阶码用４位移码表示，尾数（含符号位）用８位原码表示，求（x×y）浮，要求尾数用原码阵列乘法器实现。 2．（12分）某机中，已知配有一个地址空间为0000H~3FFFH的ROM区域，现在再用一个RAM芯片8K×8形成16K×8的RAM区域，起始地址为8000H,假设RAM芯片有 CS和WE信号控制端,CPU的地址总线为A15—A0,数据总线D7—D0,控制信号为 R/ W, MREQ,要求:(1)画出地址译码方案 (2)将RAM和ROM用CPU连接 3．（12分）设机器字长16位，主存容量128K字节，指令字长度16位或32位，共78条指令，设计计算机指令格式，要求有直接，立即数，相对，基值四种寻址方式。 4．（12分）设有一运算器数据通路,如图A13.1所示。假设操作数a和b（补码），已分别放在通用寄存器R1和R2中，ALU有＋，－，M（传送）三种操作功能。

(1) 指出相容性微操作和相斥性微操作 (2) 用字段直接译码法设计适用此运算器的微指令格式。

图A13.1 5．（12分）一台活动头磁盘机的盘片组共有２０个可用的盘面。每个盘面存储区域外径18英寸，内径10英寸，已知道密度为１００道／英寸，位密度为１０００位/英寸（最内道）并假定各磁道记录的信息位数相同。试问：

(1) 盘片组总容量是多少兆(106)位？ (2) 若要求数据传输率为１MB/S，磁盘机转速每分钟应多少转？ 6．（12分）磁盘，磁带，打印机三个设备同时工作，磁盘以20μs的间隔向控制器发DMA请求，磁带以30μs的间隔发DMA请求，打印机以120μs间隔发DMA请求。假定DMA控制器每完成一次DMA传送所需时间为２μs，画出多路DMA控制器工作时空图。

研究生入学试卷六

一． 选择题（每小题1分，共10分）。

1.运算器主要功能是进行___。

A.逻辑运算 B.算术运算 C.逻辑运算与算术运算 D.初等函数的运算 2.IEEE754标准规定的32位浮点数格式中，符号位为1位，阶码为8位，尾数为23位，则它所能表示的最大规格化正数为( )。

A. +(2-2)×2 B. +(1-2)×2 C. +(2-2)×2 D.2-2 3.主存储器和CPU之间增加cache的目的是___。

A. 解决CPU和主存之间的速度匹配问题。 B. 扩大主存储器的容量 C. 扩大CPU中通用寄存器的数量 D. 既扩大主存容量又扩大CPU通用寄存器数量 4.零地址运算指令的操作数来自___。

A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元 5.三种集中式总线控制中，___式对电路故障最敏感。 A.链式查询 B.计数器定时查询 C.独立请求 6.下面描述的RISC机器基本概念中不正确的表述是___。

A.RISC机器不一定是流水CPU B.RISC机器一定是流水CPU C.RISC机器有复杂的指令系统 D.CPU配备很少的通用寄存器

7.某计算机的字长为16位，它的存储容量是64KB,若按字编址，那么它的寻址范围是___。 A. 0— 64K B.0—32K C. 0—64KB D. 0—32KB

8.在活动头磁盘存贮器中，信息写入或读出磁盘是以___进行的。

A.并行方式 B.串行方式 C.串 – 并行方式 D.并 – 串行方式 9.通道对CPU的请求形式是___。

A.总线请求 B.中断 C.通道命令 D.通道状态字

10.某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接受取样的数据，并将其保存到主存缓冲区内，该中断处理需要x秒，另一方面，缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要y秒，因此该系统可以跟踪到每秒___次中断请求。

A.N/(Nx+y) B.N/(x+y)N C.min[1/x,1/y]

23+12723+12723+255+12723

二.填空题（每小题3分，共18分）。

1.内部总线是指A.___内部连接各逻辑部件的一组B.___，它用C.___和D.___来实现。 2.存储器的读出时间通常称为A.___，它定义为B.___.为便于读写控制，存储器设计的和读出时间相等，但事实上C.___小于读出时间。

3.形成操作数地址的方式，称为A.___方式,操作数可放在B.___寄存器，C.___寄存器，内存和指令中。

4.RISC机器一定是A.___CPU，但后者是RISC机器，奔腾CPU是B.___CPU，但奔腾机是C.___机器。

5.为了解决多个A.___同时竞争总线B.___，必须具有C.___部件。

6.IEEE1394的一个重大特点是各被连接的设备的关系是A.___的，不用B.___介入也能C.___。

三．应用题

1．（12分）设x = -15,y = -13,用带求补器的原码阵列乘法器求出乘积 x×y = ?并用十进制数乘法验证。

2．（12分） CPU的地址总线16根（A15—A0，A0是低位），双向数据总线16根(D15—D0)，控制总线中与主存有关的信号有!MREQ(允许访存，低电平有效)，R/!W(高电平读命令，低电平写命令)。主存地址空间分配如下：0—8191为系统程序区，由EPROM芯片组成，从8192

起一共32K地址空间为用户程序区，最后（最大地址）4K地址空间为系统程序工作区。上述地址为十进制，按字编址。现有如下芯片： EPROM : 8K×16位（控制端仅有!CS）,16位×8位 SRAM :16K×1位，2K×8位, 4K×16位， 8K×16位

请从上述芯片中选择芯片设计该计算机的主存储器，画出主存逻辑框图，注意画选片逻辑（可选用门电路及译码器）。 3．（12分）在决定一台计算机采用何种寻址方式时，总要做出各种各样的权衡，在下列每种情况下，具体的考虑是什么？

（1） 单级间接寻址方式作为一种方式，提出来的时候，硬件变址寄存器被认为是一种

成本很高的方法，随LSI电路的问世，硬件成本大降，试问，现在是不是使用变址寄存器更为可取？ （2） 已知一台16位计算机配有16个通用寄存器，请问，是否有一个简单的硬件设计

规则，使我们可以指定这个通用寄存器组的某些寄存器来进行20位的存储器寻址？参与这种寻址的通用寄存器该采用什么办法区分出来？

4．（12分）假设某计算机的运算器框图如图A14.1 所示，其中ALU为16位的加法器（高电平工作），SA,SB为16位锁存器。4个通用寄存器由D触发器组成，Q端输出，其读写控制如下表示：

要求：(1)设计微指令格式

(2)画出ADD,SUB两条指令微程序流程图，不编码.