内容发布更新时间 : 2024/12/23 19:54:07星期一 下面是文章的全部内容请认真阅读。
fHSE_ext
VHSEH VHSEL tw(HSE) tw(HSE) 用户外部时钟频率(1)
OSC_IN 输入引脚高电平电压 OSC_IN 输入引脚低电平电压
1 2.2 0 5
8 25 3.3 V 2.2
(1)
MHz
OSC_IN 高或低的时间 ns
tr(HSE) OSC_IN 上升或下降的时间(1)
20
tf(HSE) Cin(HSE) OSC_IN 输入容抗(1)
5 pF
DuCy(HSE)
占空比 45
50 55 %
IL
OSC_IN 输入漏电流
VSS≤VIN≤VDD
0.3
±1
μA
1. 由设计保证，不在生产中测试。
来自外部振荡源产生的低速外部用户时钟
下表中给出的特性参数是使用一个低速的外部时钟源测得，环境温度和供电电压符合表 6 的条件。
表 19 低速外部用户时钟特性
符号 参数
条件 最小值 典型值 最大值 单位 fLSE_ext
用户外部时钟频率(1)
0 32.768
4000 KHz
VLSEH OSC32_IN 输入引脚高电平电压 1.8 3.3
V
VLSEL OSC32_IN 输入引脚低电平电压
0 1.7
tw(LSE)
OSC32_IN 高或低的时间 450
(1)
tw(LSE) tr(LSE) OSC32_IN 上升或下降的时间(1)
50
tf(LSE) Cin(LSE) OSC32_IN 输入容抗(1)
5 pF DuCy(LSE)
占空比
30
50 70 %
IL
OSC32_IN 输入漏电流
VSS≤VIN≤VDD
-0.4
±1
μA
1. 由设计保证，不在生产中测试。
VHSEH 90%
10%
VHSEL
tr(HSE)
tf(HSE)
THSE
tw(HSE)
tw(HSE)
t
外部时钟源 f IL
HSE_ext
OSC_IN
CKS32F103xx
32
ns
图 12 外部高速时钟源的交流时序图
VHSEH 90%
10%
VHSEL
tr(LSE)
TLSE
tf(LSE)
tw(LSE)
tw(LSE)
t
外部时钟源 fLSE_ext
OSC32_IN
IL
CKS32F103xx
图 13 外部低速时钟源的交流时序图
使用一个晶体/陶瓷谐振器产生的高速外部时钟
高速外部时钟(HSE)可以使用一个 4~16MHz 的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的 信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载 电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。
表 20 HSE 4~16MHz 振荡器特性(1)(2)
符号 fOSC_IN RF
CL1 CL2(3) i2 gm tSU(HSE)(5)
参数 振荡器频率 反馈电阻
建议的负载电容与对应 的晶体串行阻抗(RS)(4)
HSE 驱动电流 振荡器的跨导 启动时间
条件 最小值 4
典型值 8 200
最大值 16
单位 MHz k? pF
Rs= 30? VDD=3.3V，VIN=VSS
30pF 负载
启动 VDD 稳定
25
30
1
mA mA/V
2 ms
1. 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。 2. 由综合评估得出，不在生产中测试。
3. 对于 CL1 和 CL2，建议使用高质量的、为高频应用而设计的(典型值为)5pF~25pF 之间的瓷介电容器，并挑选符合要求的晶 体或谐振器。通常 CL1 和 CL2 具有相同参数。晶体制造商通常以 CL1 和 CL2 的串行组合给出负载电容的参数。在选择 CL1 和 CL2 时，PCB 和 MCU 引脚的容抗应该考虑在内(可以粗略地把引脚与 PCB 板的电容按 10pF 估计)。
4. 相对较低的 RF 电阻值，能够可以为避免在潮湿环境下使用时所产生的问题提供保护，这种环境下产生的泄漏和偏置条件 都发生了变化。但是，当 MCU 应用在恶劣的潮湿条件时，设计时需要把这个参数考虑进去。
5. tSU(HSE)是启动时间，是从软件使能 HSE 开始直至得到稳定的 8MHz 振荡这段时间。这个数值是在一个标准的晶体谐振器 上测量得到，它可能因晶体制造商的不同而变化较大。
33
集成了电容器 的谐振器
CL1
OSC_IN
8MHz
谐振器
增益控制 RF
fHSE
CL2
REXT(1)
OSC_OUT
CKS32F103xx
图 14 使用 8MHz 晶体的典型应用
1. REXT 数值由晶体的特性决定。典型值是 5 至 6 倍的 RS。
使用一个晶体/陶瓷谐振器产生的低速外部时钟
低速外部时钟(LSE)可以使用一个 32.768kHz 的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的 信息是基于使用表 21 中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负 载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。
注意：对于 CL1 和 CL2，建议使用高质量的 5pF~15pF 之间的瓷介电容器，并挑选符合要求的晶体或谐振
器。通常 CL1 和 CL2 具有相同参数。晶体制造商通常以 CL1 和 CL2 的串行组合给出负载电容的参 数。
负载电容 CL 由下式计算：CL = CL1 x CL2 / (CL1 + CL2 ) + Cstray，其中 Cstray 是引脚的电容和 PCB 板 或 PCB 相关的电容，它的典型值是介于 2pF 至 7pF 之间。
警告：为了避免超出 CL1 和 CL2 的最大值(15pF)，强烈建议使用负载电容 CL≤7pF 的谐振器，不能使用负载
电容为 12.5pF 的谐振器。
例如：如果选择了一个负载电容 CL=6pF 的谐振器并且 Cstray=2pF，则 CL1=CL2=8pF。
表 21 LSE 振荡器特性(fLSE=32.768kHz)(1)
符号 RF
CL1 CL2(2) I2 gm tSU(LSE)(4)
参数
反馈电阻
建议的负载电容与对应 的晶体串行阻抗(RS)(3)
LSE 驱动电流 振荡器的跨导 启动时间
VDD 稳定
条件 最小值 典型值 5
最大值 单位
M?
15 1.4
pF
μA μA/V
RS= 30k? VDD=3.3V, VIN=VSS
5
3
s
1. 由综合评估得出，不在生产中测试。 2. 参见本表格上方的注意和警告段落。
3. 选择具有较小 RS 值的高质量振荡器(如 MSIV-TIN32.768kHz)，可以优化电流消耗。
4. tSU(HSE)是启动时间，是从软件使能 HSE 开始测量，直至得到稳定的 8MHz 振荡这段时间。这个数值是在一个标准的晶体 谐振器上测量得到，它可能因晶体制造商的不同而变化较大。
34
集成了电容器 的谐振器
CL1
OSC_IN
fHSE
32.768k
Hz RF
增益控制 谐振器
OSC_OUT
CL2
图 15 使用 32.768kH 晶体的典型应用
5.3.7 内部时钟源特性
下表中给出的特性参数是使用环境温度和供电电压符合表 6 的条件测量得到。
高速内部(HSI)RC 振荡器
表 22 HSI 振荡器特性(1)(2)
符号 参数 条件
最小值 典型值
最大值
单位 fHSI
频率
8
MHz TA= -40~105°C
-2 2.5 %
ACC-1.5 2.2 % HSI
HSI 振荡器的精度
TA= -10~85°C TA= 0~70°C -1.3 2 % TA= 25°C
-1.1 1.8 %
tSU(HSI) HSI 振荡器启动时间 1
2 μs IDD(HSI)
HSI 振荡器功耗
80
100 μA
1. VDD = 3.3V，TA= -40~105°C，除非特别说明。 2. 由设计保证，不在生产中测试。
低速内部(LSI)RC 振荡器
表 23 LSI 振荡器特性(1)
符号 参数 最小值 典型值 最大值 单位 fLSI(2) 频率
30
40
60 kHz
tSU(LSI)(3) LSI 振荡器启动时间 85 μs IDD(LSI)(3)
LSI 振荡器功耗
0.65
1.2
μA
1. VDD = 3.3V，TA= -40~105°C，除非特别说明。 2. 由综合评估得出，不在生产中测试。 3. 由设计保证，不在生产中测试。
从低功耗模式唤醒的时间
35
表 24 列出的唤醒时间是在一个 8MHz 的 HSI RC 振荡器的唤醒阶段测量得到。唤醒时使用的时钟源依 当前的操作模式而定：
? 停机或待机模式：时钟源是 RC 振荡器
? 睡眠模式：时钟源是进入睡眠模式时所使用的时钟
所有的时间是使用环境温度和供电电压符合表 6 的条件测量得到。
表 24 低功耗模式的唤醒时间
符号
参数
条件
典型值 单位 tWUSLEEP(1) 从睡眠模式唤醒
使用 HSI RC 时钟唤醒 1.7
从停机模式唤醒(调压 HSI RC 时钟唤醒= 2
t器处于运行模式) WUSTOP(1)
2.6
μs
从停机模式唤醒(调压 μs
器为低功耗模式)
HSI RC 时钟唤醒= 2μs
5.1
调压器从低功耗模式唤醒时间= 5μs
t
HSI RC 时钟唤醒= 2μs
WUSTDBY
(3)
从待机模式唤醒
调压器从关闭模式唤醒时间= 38μs
52
1. 唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令。
5.3.8 PLL 特性
表 25 列出的参数是使用环境温度和供电电压符合表 6 的条件测量得到。
表 25PLL 特性
符号
参数
数值 最小值 典型值 最大值 单位 PLL 输入时钟(2)
1 8.0 25 MHz
fPLL_IN PLL 输入时钟占空
比
40 50
60 % fPLL_OUT PLL 倍频输出时钟 16
72 MHz
tLOCK
PLL 锁相时间
43 200
μs
1. 由综合评估得出，不在生产中测试。
2. 需要注意使用正确的倍频系数，从而根据 PLL 输入时钟频率使得 fPLL_OUT 处于允许范围内。
5.3.9 储存器特性
闪存存储器
除非特别说明，所有特性参数是在 TA= -40~105°C 得到。
36