内容发布更新时间 : 2025/1/5 10:28:00星期一 下面是文章的全部内容请认真阅读。

Cadence 宣布推出 Voltus IC 电源完整性解决方案

为解决电子开发人员所面临的重要的功耗挑战，Cadence 设计系统公司 (纳斯达克：CDNS)今天推出 Voltus? IC 电源完整性解决方案(Voltus? IC Power Integrity Solution)，提供卓越性能的电源分析以满足下一代芯片设计的 需要。Voltus? IC 电源完整性解决方案利用独特的新技术并结合 Cadence? IC、Package、PCB 和系统工具使设计团队在整个产品开发周期更好地管理芯 片设计的电源问题，以取得更快的设计收敛。

飞思卡尔半导体(Freescale Semiconductor)首席技术官 Ken Hansen 表示： “我们在早期就与 Cadence 合作，以验证 Voltus 技术，对其在不影响精度的情 况下显着提升的性能印象深刻。这种性能的提升对帮助我们实现产品上市时 间目标起着无可估量的作用。”

紧随 5 月份推出 Tempus? 时序签收解决方案的步伐，Voltus 解决方案的 推出标志着 Cadence 今年旨在加快设计签收和收敛的第二项重大新产品面 世。利用 Voltus 解决方案，Cadence 客户可通过下述关键功能将电源签收收 敛和分析阶段的时间缩短至最低：

? 新的大规模分布式并行电源完整性分析引擎比其竞争产品性能提升高达 10 倍;

? 层次化体系架构与并行执行可扩展到多个 CPU 内核和服务器，可实现高 达 10 亿 instances 规模的设计分析;

? SPICE-精度的解决方案提供最准确的电源签收结果;

? Physically-aware 的电源完整性优化，例如早期电源网格 分析、去耦合电 容和电源门控分析可提高物理实现质量和加快设计收敛。

Voltus IC 电源完整性解决方案可作为独立产品提供这些功能，当它与下述

其他 Cadence 工具结合在一起可提供更大的效益：

? 与 Tempus? 时序签收解决方案一起使用，是业界第一个统一的用于更 快的收敛时序和功率签收的解决方案;

? 与 Encounter? 数字实现系统(Encounter? Digital Implementation System) 和 Allegro? Sigrity? Power Integrity 结合，可为包括芯片、封装和 PCB 在内 的设计提供独特与全面的电源完整性解决方案;

? 与 Virtuoso? Power System 结合在一起，可分析模拟混合信号 SoC 设计 中的定制/模拟 IP;

? 与 Palladium? Dynamic Power Analysis 功能一起使用，通过真实功耗激 励进行精确的 IC 芯片电源完整性分析。

“由于电源问题在 SoC 中发挥着日益增长的作用，我们认识到现有的技术 不能满足复杂设计的需要，”

Cadence 数字与签收部门资深副总裁 Anirudh

Devgan 表示。“Voltus IC 电源完整性解决方案为这些挑战提供了解决方案， 我们所有的早期使用者都表示它们在性能和功能上取得了巨大成功，包括对 业界最大芯片的按时流片。”

Voltus 技术通过了台积电 16 纳米 FinFET 制程的设计规则手册第 0.5 版的 认证。为了满足台积电 EDA 工具验证标准，Voltus 解决方案可以让客户获得 精确的静态和动态 IR 压降分析，满足 16 纳米 FinFET 的先进的电迁移设计 规则对精度的要求。Cadence 正与台积电合作完成设计规则手册第 1.0 版的认 证。 可用性

Voltus IC 电源完整性解决方案现在可供使用。Cadence 将于 11 月 21 日在 位于加州圣何塞的 Cadence 总部召开的 Signoff Summit 展示 Voltus 的功能。