Ch3 Design Analyzer简介1 下载本文

内容发布更新时间 : 2024/10/21 6:08:21星期一 下面是文章的全部内容请认真阅读。

3-7-3-1 Timing constraints对话框

如图3-63所示:

图3-63 Timing Constraints Dialog Box

点击Apply在from列表和to列表成员之间设定约束。选项说明如表3.19所示:

表3.19 Timing Constraints Dialog Box Options

选项 Maximum delay Minimum delay Same rise and fall 3-7-3-3 Derive对话框 如图3-64所示:

操作 相同的命令 输入最大的上升和下降Set_max_delay number –rise -to object_name 时间 –fall –to object_name 输入最小的上升和下降Set_min_delay number –rise -to object_name 时间 –fall –to object_name 使上升和下降栏输入相 同的数值 45

图3-64 Derive Constraints Dialog Box

对话框中的选项说明如表3.20所示:

表3.20 Derive Constraints Dialog Box Option

选项 Maximum delay Maximum period Minimum delay Separate rise and fall Fix hold Set scaling 操作 为组合路径驱动最大的延迟约束 驱动时钟的最大的周期约束 为不受约束的组合路径驱动最小的延迟约束 为每一组合的时间端点驱动单独的上升和下降约束 为无约束的时钟创建固定约束 可输入最大、最小延迟、最大周期的比例因子 相同的命令 Drive_timing_constraints Drive_timing_constraints Drive_timing_constraints –min_delay Drive_timing_constraints –sepate_rise_fall Drive_timing_constraints –fix_hold Drive_timing_constraits [-max_delay_scale scale_factor ][-min_delay_scale scale_factor][-period_scale scale_factor] 3-7-4 Optimization Deractives菜单 如图所示:

图3-65 Optimization Directives Option Menu

3-7-4-1 Design 对话框

46

如图3-66所示:

图3-66 Design Attributes Dialog Box

利用此对话框设置属性控制顶层设计的优化。为实例设置设计属性,移动层次选择所需的实例设置设计属性。 对话框中的选项说明如表3.21所示:

表3.21 Design Attributes Dialog Box Options

选项 Ungroup 操作 在编译过程中取消当前设计的组 Boundary optimization 在编译过程中允许边界优化,允许跨层次边界的逻辑优化 Don’t touch 在编译过程中维持原设计 Disable wire logic 允许在适当的时候使用线与逻辑 Flip-flop 在编译中允许查看和改变首选的触发器类型 Latch 在编译中允许查看和改变首选的锁存器类型 Port is pad 将Port is pad属性加至相同的命令 set_ungroup set_boundry_optimization set_don't_touch set_wire_logic_disable set_register_type –flip_flop type[-extract] set_register_type –latch type[-extract] set_port_is_pad 47