内容发布更新时间 : 2024/11/5 18:43:35星期一 下面是文章的全部内容请认真阅读。

3.1.11 试分析图题3.1.11所示某CMOS器件的电路，写出逻辑表达试，说明它是什么逻辑电路.

解：电路由两个输入反相器、一个输出反相器、一个传输门及T1、T2和T3构成的电路组成。传输门有B和B控制，当B=0时传输门导通，当B=1时传输门截止。T1、T2和T3构成的电路的工作状态由B控制，当B=1时T1、T2和T3均截止，T1、T2和T3构成的电路不工作；当B=0时，T1、T2和T3构成的电路工作，并且起反相作用，其输出等于A。 综上所述，当B=0时，T1、T2和T3构成的电路不工作，传输门导通，输出L=A；当B=1时T1、T2和T3构成的电路工作传输门截止，输出L=A。列出真值表如表题解3.1.11所示。其逻辑表达式L=AB+AB=A B，故电路为异或门电路。

3.1.12 试分析图题3.1.12所示的CMOS电路，说明它们的逻辑功能.

解：对于图题3.1.12（a）所示的CMOS电路，当EN=0时，TP2和TN2均导通，TP2

和TN2构成在职反相器正常工作，L=A；当EN=1时，TP2和TN2均截止，无论A为高电平还是低电平，输出端均为高阻状态，其真值表如表题解 3 .1.12 所示，该电路是低电平使能三态非门，其表示符号如图题解 3 .1.12（a）所示。

图题3.1.12（b）所示的CMOS电路，EN=0时，Tp2导通，或非门打开，TP1和TN1构成的反相器正常工作，L=A；当EN=1时，Tp2截止，或非门输出低电平，使TN1截止，输出端处于高阻状态，该电路是低电平使能三态缓冲器，其表示符号如图题解3.1.（12）所示。

同理可以分析图题3.1.12（c）和图题3.1.12（d）所示的 CMOS电路，它们分别为高电平使能三态缓冲器和低电平使能三态非门，其表示符号分别如图题3.1.12（c）和图题3.1.12（d）所示

3.1.13 试分析图题3.1.13所示传输门构成的电路，写出其逻辑表达式，说明它是什么逻辑

电路。

解：对于图题3.1.13所示的电路，输入信号A作为传输门的控制信号，输人信号 B

通过传输门与输出L相连。当 A=0时，传输门 TG1导通，TG2断开，L=B；当A=l时，传输门TG1断开，TG2导通， L=B；其真值表如表题解3.1.13所示，该电路实现异或功能，L=A B。

3.1.14 由CMOS传输门构成的电路如图题3.1.14所示，试列出其真值表，说明该电路的逻

辑功能。

解：当CS=1时，4个传输门均为断开状态，输出处于高阻状态。当CS=0时，4个传输门的工作状态由A和B决定，A=B=0时，TG1和TG2导通，TG3和TG4截止，L=1。依此分析电路可以列出真值表如表题解3.1.14所示，根据真值表可得L=A+B。该电路实现三态门输出的2输入或非逻辑功能

3.1.15 写出图题3.1.15所示电路的逻辑表达式。.

解：通过分析NMOS与非门和或非门可知，两个工作管串联实现与功能，并联实现或功能。根据图题3.1.15所示电路，左半边电路中B、C对应的工作管串联实现BC与功能，两者又与D、E对应的工作管并联，实现(BC+DE)或功能，然后再与A对应的工作管串联实现A(BC+DE)的功能，并注意与、或、非之间的先后顺序，可写出电路的逻辑表达式L=(BC+DE)A+(A+G)EF。

3.1.16 写出图题3.1.16所示电路的逻辑表达式。

解：图题31 16所示电路由三部分组成，第一、三部分为 NMOS反相器，分析中间电路可得真值表如表题解 3.1.16所示，该电路为同或门，即Y=A?X。而X=B，L=Y，

所以L=A?XA?BA?B，即电路为同或门。

3.2.1 由BJT构成的反相器如图题3.2.1所示，VCC=+5V， VBE=0.7V，β=100。当输入v1为5V时，输出为0.2V，试计算Rb/Rc的最大比值。

解：当反相器的输入v1为5V，输出为0.2V时，BJT工作在饱和区，有ic￡βiB。分别在输入回路和输出回路，列出iB与Rb、ic与Rc的关系式，代入上述关系式即和得出 Rb /Rc的最大比值。

由图题3.2.1可得 iB=v1-VBE5-0.74.3 ==RbRbRbVCE=VCC-RCiC

BJT工作在饱和区时ic￡βiB，所以

VCE?VCCβ

RCiB

4.3RC Rb0.2?5100