内容发布更新时间 : 2024/12/23 5:52:41星期一 下面是文章的全部内容请认真阅读。

善作用；(6)可以产生任意波形；(7)全数字化实现，便于集成，体积小，重量轻。

1.4 直接数字频率合成技术的现状与应用

由于 DDS的自身特点决定了它存在这以下两个比较明显的缺点：一是输出信号的杂散比较大，二是输出信号的带宽受到限制。DDS输出杂散比较大这是由于信号合成过程中的相位截断误差、D/A转换器的截断误差和D/A转换器的非线性造成的。当然随着技术的发展这些问题正在逐步的到解决。如通过增长波形ROM的长度减小相位截断误差。通过增加波形ROM的字长和D/A转换器的精度减小D/A量化误差。在比较新的DDS芯片中普遍都采用了12bit的D/A转换器。

当然一味靠增加波形ROM 的深度和字长的方法来减小杂散对性能的提高总是有限的。国内外学者在对DDS输出的频谱做了大量的分析以后，总结出了误差的频域分布规律建立了误差模型，在分析DDS频谱特性的基础上又提出了一些降低杂散功率的方法:可以通过采样的方法降低带内误差功率，可以用随机抖动法提高无杂散动态范围(在D/A转换器的低位上加扰打破DDS输出的周期性，从而把周期性的杂散分量打散使之均匀化)。

此外随着集成电路制造工艺的逐步提高，通过采用先进的工艺和低功耗的设计，数字集成电路的工作速度己经有了很大的提高。现在最新的DDS芯片工作频率己经可以达到1GHz。这样就可以产生频带比较宽的输出信号了。

为了进一步提高DDS的输出频率，产生了很多DDS与其他技术结合的频率合成方法。如当输出信号是高频窄带信号的时候可以用混频滤波的方法扩展DDS的输出，也可以利用DDS的频谱特性来产生高频信号，如输出它较高的镜像频率。

DDS和 PLL相结合的方法也是一种有效的方法。这种方法兼顾了两者的优点，既有较高的频率分辨率，又有较高的频谱纯度。DDS和PLL相结合一般有两种实现方法：DDS激励PLL的锁相倍频方式和PLL内插DDS方式。

DDS不仅可以产生正弦波同时也可以产生任意波，这是其他频率合成方式所没有的。任意波在各个领域特别是在测量测试领域有着广泛的应用。通过DDS这种方法产生任意波是一种简单、低成本的方法，通过增加波形点数可以使输出达到很高的精度，这都是其他方法所无法比拟的。

自80年代以来各国都在研制DDS产品，并广泛的应用于各个领域。其中以AD公司的产品比较有代表性。如AD7008, AD9850, AD9851, AD9852, AD9858等。其系统时钟频率从30MHz到300MHz不等，其中的AD9858系统时钟更是达到了1GHz。这些芯片还具有调制功能。如AD7008可以产生正交调制信号，而AD9852也可以产生FSK,PSK、线性

- - 4 - -

[2]

调频以及幅度调制的信号。这些芯片集成度高内部都集成了D/A转换器，精度最高可达126it。同时都采用了一些优化设计来提高性能。如这些芯片中大多采用了流水技术，通过流水技术的使用，提高了相位累加器的工作频率，从而使得DDS芯片的输出频率可以进一步提高。通过运用流水技术在保证相位累加器工作频率的前提下，相位累加器的字长可以设计得更长，如AD9852的相位累加器达到了48位。而不是之前型号的32位，这样输出信号的频率分辨率大大提高了。同时为了抑止杂散这些芯片大多采用了随机抖动法提高无杂散动态范围(这是由于DDS的周期性，输出杂散频谱往往表现为离散谱线，随机抖动技术使离散谱线均匀化，从而提高输出频谱的无杂散动态范围)。

运用 DDS技术生产的DDS任意波型信号发生器是较新的一类信号源并，且已经广泛投入使用。它不仅能产生传统函数信号发生器能产生的正弦波、方波、三角波、锯齿波，还可以产生任意编辑的波形。由于DDS的自身特点，还可以很容易的产生一些数字调制信号，如FSK, PSK等。一些高端的信号发生器甚至可以产生通讯信号。同时输出波形的频率分辨率、频率精度等指标也有很大的提高。如HP公司的HP33120可以产生lOmHz-15MHz的正弦波和方波。同时还可以产生lOmHz-5MHz的任意波形。任意波形深度16000点。采样率40M，还具备了调制功能，可以产生AM, FM, FSK,拌发、扫频等信号。HP公司的HP33250可以产生luHZ-80MHz的正弦波和方波，产生luHz到25MHz的任意波形，任意波形深度64K点，采样率200M。同时也具备了AM，FM，FSK，碎发、扫频等功能。BK PRECISION公司的4070A型函数级任意波形发生器正弦波和方波输出频率DC-21.5M Hz频率分辨率IO mHz。同时还具有AM，FM，PM，SSB，BPSK，FSK，碎发、DTMF Generation和DTMF Detection的功能。并且具有T和PC机良好的接口，可以通过WINDOWS界面的程序进行任意波形的编辑。

除了在仪器中的应用外，DDS在通信系统和雷达系统中也有很重要的用途。通过DDS可以比较容易的产生一些通信中常用的调制信号如：频移键控(FSK)、二进制相移键控(BPSK)和正交相移键控(QPSK)。 DDS可以产生两路相位严格正交的信号在正交调制和解调中的到广泛应用，是一中很好的本振源。

在雷达中通过DDS和PLL相结合可以产生毫米波线性调频信号，DDS移相精度高、频率捷变快和发射波形可捷变等优点在雷达系统中也可以得到很好的发挥。

- - 5 - -

第2章 直接数字频率合成技术（DDS）

2.1 直接数字频率合成的基本结构

图2.1 直接数字频率合成的基本结构

如图2.1DDS的基本结构图，从图中可以看出DDS主要由四个基本部分组：(1)相位累加器；(2)波形ROM；(3)D/A转换器；(4)低通滤波器。

相位累加器的结构如图2.2所示

图2.2 相位累加器原理框图

相位累加器是DDS的核心部分，它由一个N位的加法器和N位的寄存器构成，通过把上一个时钟的累加结果反馈回加法器的输入端实现累加功能。这里的N是相位累加器的字长，K叫做频率控制字。每经过一个时钟周期，相位累加器的值递增K。

波形ROM示意图如图2.3所示

图2.3 波形 ROM示意图

当 ROM 地址线上的地址(相位)改变时，数据线上输出相应的量化值(幅度量化序列)。因为波形ROM的存储容量有限，相位累加器的字长一般不等于ROM地址线的位数,因此在这个过程当中也又会引入相位截断误差。

- - 6 - -

D/A 转换器将波形ROM输出的幅度量化序列转化成对应的电平输出，将数字信号转换成模拟信号。但输出波形是一个阶梯波形，必须经过抗镜像滤波，滤除输出波形中的镜像才能得到一个平滑的波形。抗镜像滤波器是一个低通滤波器，要求在输出信号的带宽内有较平坦的幅频特性，在输出镜像频率处有足够的抑止。

根据 DDS的基本结构，可以推出以下一些结论:

频率控制字K唯一地确定一个单频模拟余弦信号S(t)?cos(2f0t)的频率f0，

f0?k?fc/2N （2.1）

当K =1的时候DDS输出最低频率为?f，

?f=fc/2N （2.2）

这就是DDS的频率分辨率，所以，当N不断增加的时候DDS的频率分辨率可以不断的提高。D/A转换器的输出波形相当于是一个连续平滑波形的采样，根据奈奎斯特采样定律，采样率必需要大于信号频率的两倍。也就是说D/A转化器的输出如果要完全恢复的话，输出波形的频率必须小于fc/2N。一般来说，由于低通滤波器的设计不可能达到理想情况，即低通滤波器总是有一定的过渡带的，所以输出频率还要有一定的余量，一般来说在实际应用当中DDS的输出频率不能超过0.4fc。

2.2 DDS的技术特点

2.2.1 DDS的优点

（1）输出频率的范围广。由式 2.1 知道，频率覆盖范围从fc/2N到 0.4fc。fc为输入时钟频率。随着硬件水平的不断提高，一些DDS专用芯片的最大输出频率已经可以达到几百兆赫兹。

（2）频率分辨率高，可达2N个频点。 （3）频率稳定度高。

（4）频率转换时间快，可小于100ns。同时，频率转换时相位是连续的。 （5）频谱纯度高。 （6）正交输出。

（7）产生任意波形。由于DDS技术是利用查表法来产生波形的，所以它适用于任意波形发生器。

（8）全数字化实现，便于集成，体积小，重量轻。

[3]

2.2.2 DDS的缺点

（1）最高工作频率不可能很高，从理论上说就只有系统始终频率的一半，实际中还

- - 7 - -

要小于此值。要想获得较高的输出频率，就必须提高系统的时钟批率，也就是说DDS系统的相位累加器、波形存储器、D/A转换器等都将工作在较高的时钟频率下，它的实现依赖于高速数字电路和高速D/A转换器。

（2）DDS系统采用数字技术，先构成离散信号再变换成模拟信号输出，尤其是要产生相位截断误差，因而噪声和杂散是不可避免的。

[4]

2.3 DDS性能分析

由式 2.1可知，系统的输出频率只与频率字的值K、系统时钟频率fc和相位累加器

的字长N有关。在系统时钟频率fc和相位累加器字长N固定时，通过改变频率字，可以方便地改变输出频率f0。

系统的频率分辨率只与系统的时钟频率fc和相位累加器的字长N有关。要增加系统为了达到较高的输出频率，DDS系统的时钟频率一般都比较高。根据式2.2，在较高的时钟频率下，为了获得较高的频率分辨率，则只有增加相位累加器的字长N，故一般N都取值较大。但是受存储器容器的限制，存储器地址线的为数 W 不可能很大，一般都要小于N。这样存储器的地址线一般都只能接在相位累加器输出的高 W 位，而相位累加器输出余下的（N-W）个低位则只能被舍弃，这就是相位截断误差的来源。

由于相位截断，频率字的值K就将被分为两部分，其最高的 W 位将被看承整数部分，而余下的将被看为小数部分。这是因为存储器地址线的位数只有 W 位，相位累加器的输出只有搞 W 位才对存储器有影响，频率字的小数部分只有在其累加达到整数部分是才能影响存储器。

DDS系统的频率转换非常快，几乎是即时的这是锁相环系统无法做到的。DDS系统在频率字改变后的一个时钟周期，起输出频率就可以转换成新的输出频率。也就是说在频率字的值改变以后，累加器在经过一个时钟周期后就按照新的频率字进行累加，即开始输出新的频率，所以我们可以认为DDS系统的频率转换是在一个系统时钟周期内完成的。

DDS系统不仅频率转换速度快，而且更可贵的是只须改变频率字，就可以改变输出频率，无须复杂的控制过程。从DDS技术的原理可知，在改变输出频率时，实际改变的是频率字，也就是相位增量。当频率字的值从K1改变为K2之后，相位累加器是在已有的积累相位上，再每次累加K2，相位函数的曲线是连续的，只是在改变频率字的瞬间其斜率发生了突变。输出波形和相位累加器的输出值两者都是平滑过度。也就是说DDS系统能够在频率转换中保持相位连续，输出波形能平滑的从一个频率过度到另一个频率。

[5]

的频率分辨率，可以增加相位累加器的字长N，或是降低系统的时钟频率。

- - 8 - -