内容发布更新时间 : 2024/12/23 1:59:46星期一 下面是文章的全部内容请认真阅读。

结束语

信号发生器是科研及工程实践中最重要的仪器之一，以往多使用硬件组成，随着信息技术高速发展，集成电路的大规模使用，电子系统已经进入了一个高速发展的全新时段。特别是EDA技术的日趋成熟的今天，通过计算机辅助设计，可以很好地完成电子设计的自动化。在设计过程中，可根据需要随时改变器件的内部逻辑功能和管脚的信号方式，EDA技术借助于大规模集成的FPGA/CPLD和高效的设计软件，用户不仅可通过直接对芯片结构的设计实行多种数字逻辑系统功能，而且由于管脚定义的灵活性，大大减轻了电路图设计和电路板设计的工作量及难度，同时，这种基于可编程芯片的设计大大减少了系统芯片的数量，缩小了系统的体积，提高了系统的可靠性。

基于DDS的信号发生器是最为理想的信号产生模型，DDS系统有着其他信号发生器所无法比拟的优势。今天DDS广泛用于接受机本振、信号发生器、仪器、通信系统、雷达系统等，尤其适合跳频无线电通信系统。

基于FPGA的正弦信号发生器结合了的EDA技术和DDS理论，在EDA技术高速、高效、高可靠性的前提下得到了更优的设计效果。但是系统的功能还没有得到完全利用，由于DDS技术是利用查表法来产生波形的，则在基于FPGA设计时只要把ROM改成RAM变可实现任意波形的产生。

本次设计在总体上符合设计要求，能较好的实现设计功能。其中也存在有不足之处。第一，在累加器设计中，没有采用流水先设计。因而累加器系统工作频率没能得到提高，性能不够优越。第二，设计波形ROM是没有很好地利用正弦信号的对称性来设计波形数据，对系统输出信号的精度有一定的影响。第三，外围电路没有设计键盘输入模块，使得操作不够直观灵活。以上的几点不足，自己希望在今后的再次设计中都能得到完善的弥补。

- - 29 - -

参考文献

[1] 左磊、连小珉、班学钢、蒋孝煌. 双RAM直接数字合成任意波形发生器微机插卡研制[J] . 清华大学学报. 1999年第39卷第2期 90-93 [2] 陈世伟. 锁相环路原理及应用[M]. 兵器工业出版社. 1990

[3] 张玉兴. DDS高稳高纯频谱频率源技术[J]. 系统工程与电子技术. 1997（2）24-28 [4] 白居玉. 低噪声频率合成[M]. 西安交通大学出版社. 1995年5月第1版 [5] 郑宝辉. 直接数字频率合成器相位截断误差分析[J]. 无线电工程.1998（6）1-5 [6] 高玉良，李延辉，俞志强．现代频率合成与控制技术．北京：航空工业出版社，2002, 15-150

[7] 潘松，黄继夜. EDA技术实用教程[M]. 科学出版社 .2005年第2版1-25 [8] 辛春艳. VHDL硬件描述语言[M]. 国防工业出版社，2002（1）

[9] 林明权. VHDL数字控制系统设计范例[M]. 电子工业出版社.2003. 224-241

[10] 卢毅、赖杰. VHDL与数字电路设计[M]. 科学出版社.2003（10）31-38

[11] 褚振勇、翁木云. FPGA设计与应用[M]. 西安电子科技大学出版社.2002（7）35-49 [12] 徐志军、徐光辉. CPLD/FPGA的开发与应用[M].电子工业出版社.2002. 65-98 [13] 赵限光、郭万有、杨颂华. 可编程逻辑器件原理、开发与应用[M]. 西安电子科技大学出版社. 2000. 117-119

[14] 黄智伟. FPGA系统设计与实践[M]. 电子工业出版社.2005（1）33-35

[15] 冯 程. 用直接数字频率合成器产生正弦波[J]. 华中科技大学本科生论文. 2003. 7-27

[16] 周国富. 利用FPGA实现DDS专用集成电路[J]. 电子技术应用. No.2.1998. 18-20 [17] Altera Corporation．Altera Digital Library 2002. 12-20 [18] B&K Precision Model 4070A User' s Manual, 2002. 25-15

[19] DATA sheets CMOS 80 MHz, Triple 10-Bit Video DAC ADV7120，Analog Devices， Inc．1996．

- - 30 - -

致 谢

在本课题的完成中，我得到了很多人的帮助，在此表示衷心的感谢!

首先感谢我的导师刘XX老师，我的课题是在他的指导和帮助下完成的，他深厚的理论功底和严谨的治学态度以及高度的敬业精神使我受益非浅，对我课题的完成起到了至关重要的作用。

同时感谢我的同学对我无私的帮助。感谢给予我理论帮助的各位参考文献的作者。 最后感谢我的家人对我的支持和理解。

XXX

2007年6月

- - 31 - -

附录A 信号发生器顶层电路图

图1 正弦信号发生器顶层模块

- - 32 - -

--相位累加器 LIBRARY IEEE;

附录B 源程序清单

USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY LEIJIA IS

PORT(K:IN STD_LOGIC_VECTOR (23 DOWNTO 0); EN: IN STD_LOGIC; RESET: IN STD_LOGIC; CLK: IN STD_LOGIC;

DOUT: OUT STD_LOGIC_VECTOR (7 DOWNTO 0)); END;

ARCHITECTURE BEHAV OF LEIJIA IS

SIGNAL TEMP: STD_LOGIC_VECTOR(23 DOWNTO 0); BEGIN

PROCESS(CLK,EN,RESET) IS BEGIN

IF RESET='1' THEN

TEMP<=\ELSE

IF CLK'EVENT AND CLK='1'THEN IF EN='1' THEN TEMP<=TEMP+K; END IF; END IF; END IF;

DOUT<=TEMP(23 downto 16); END PROCESS; END BEHAV;

- - 33 - -