内容发布更新时间 : 2024/12/25 12:54:15星期一 下面是文章的全部内容请认真阅读。

《自动化技术与应用》2010年第29卷第4期

96 | T echniques of Automation & Applications 经验交流 Technical Communications

集成锁相环CD4046在电力参数测试仪中的应用 刘隆华,黄洪全

(广西大学 电气工程学院,广西 南宁 530004

摘 要:介绍了集成锁相环CD4046的工作原理及其内部结构,给出了CD4046在电力参数测试中的具体应用实例,并给出了实际测量

的参数和锁相频率稳定范围。

关键词:锁相环(PLL;CD4046;锁相倍频;电力参数

中图分类号:TM930 文献标志码:B 文章编号:1003-7241(201004-0096-04

Application of Phase-Locked Loop Integrated Circuit CD4046 in Power Parameter T ester

LIU Long-hua, HUANG Hong-quan

( Electrical Engineering Department, GuangxiUniversity, Nanning 530004 China Abstract: The working principle of the Phase-Locked Loop circuit CD4046 and its structure are introduced in this paper. An

application example in power parameter test, the actual measurement of the parameters and phase-locked frequency stability range are given.

Key words: phase-locked Loop; CD4046; phase-locked frequency multiplication; power parameter

1 引言

国家标准GB/T15945-1995[1]《电能质量 电力系统频率允许偏差》规定电力系统正常频率偏差标准为±

0.2Hz,当系统容量较小时,可放宽到± 0.5Hz。这就要

求电力参数测试仪必须实时跟踪电网频率。本设计采用了性能较好的集成锁相环

C D 4046,可以满足电力参数分析的周期采样需要。 2 锁相环电路的构成

锁相环主要由相位比较器(PC、压控振荡器(VCO、低通滤波器三部分组成[2][3],如图1所示。

收稿日期:2009-11-12 图1 锁相环电路构成框图

压控振荡器的输出U o 接至相位比较器的一个输入端,其输出频率的高低由低通滤波器上建立起来的平均电压U d 大小决定。施加于相位比较器另一个输入端的外部输入信号U i 与来自压控振荡器的输出信号Uo 相比较,比较结果产生的误差输出电压U Ψ正比于U i 和U o 两个信号的相位差,经过低通滤波器滤除高频分量后,得到一个平均值电压U d 。这个平均值电压U d 朝着减小V C O 输出频率和输入频率之差的方向变化,直至V C O 输出频率和输入信号频率获得一致。这时两个信号的频率相同,两相位差保持恒定(即同步称作相位锁定。

当锁相环入锁时,它还具有“捕捉”信号的能力,VCO 可在某一范围内自动跟踪输入信号的变化,如果输入信号频率在锁相环的捕捉范围内发生变化,锁相环能捕捉到输人信号频率,并强迫V C O 锁定在这个频率上。锁相环应用非常灵活,如果输入信号频率f 1不等于VCO 输出信号频率f 2,而要求两者保持一定的关系,例如比例关系或差值关系,则可以在外部加入一个运算器,以满

《自动化技术与应用》2010年第29卷第4期

Techniques of Automation & Applications | 97 经验交流 Technical Communications

足不同工作的需要。3 集成锁相环CD4046的介绍

CD4046是通用的CMOS 锁相环集成电路[4][5],如图2是它的引脚排列,其特点是:

(1 电源电压范围宽(为3V-18V;(2 输入阻抗高(约100MΩ; (3 动态功耗小,在中心频率f 0为10kHz 下功耗仅为600μW ; (4 最高工作频率为1.2MHz.各引脚功能如下:

■ 1脚相位输出端,环路入锁时为高电平,环路失锁时为低电平。

■ 2脚相位比较器Ⅰ的输出端。■ 3脚比较信号输入端。■ 4脚压控振荡器输出端。

■ 5脚禁止端,高电平时禁止,低电平时允许压控振荡器工作。

■ 6、7脚外接振荡电容。■ 8、16脚电源的负端和正端。■ 9脚压控振荡器的控制端。■ 10脚解调输出端,用于F M 解调。■ 11、12脚外接振荡电阻。■ 13脚相位比较器Ⅱ的输出端。■ 14脚信号输入端。

■ 15脚内部独立的齐纳稳压管负极。

图3是C D 4046内部原理框图,包含2个相位比较 器、1

个压控振荡器、输入信号源极跟随器和稳压管,比较器有 2

个共同输入信号端(3脚和14脚,一般14 脚

为外部信号输入端,3脚为相位比较器反馈信号输入端。 相位比较器Ⅰ是异或门,使用时要求输入信号的占空比为 50%,产生 1

个数字信号(2 脚,并在外部输入信

号与相位比较器反馈输入信号之间的中心频率处维持 图

2 CD4046