内容发布更新时间 : 2024/5/4 16:39:59星期一 下面是文章的全部内容请认真阅读。

②使注入离子扩散至适当的深度; ③使注入离子移动到适当的晶格位置。

30. SAB是什幺的缩写? 目的为何？

答：SAB：Salicide block, 用于保护硅片表面，在RPO (Resist Protect

Oxide) 的保护下硅片不与其它Ti, Co形成硅化物(salicide)

31. 简单说明SAB工艺的流层中要注意哪些?

答：①SAB 光刻后（photo），刻蚀后(etch)的图案（特别是小块区域）。要

确定有完整的包覆（block）住必需被包覆（block）的地方。

②remain oxide (残留氧化层的厚度)。

N+P-Well有RPO保护的地方不会形成SalicideCO SailcideN+

32. 何谓硅化物( salicide)?

答：Si 与 Ti 或 Co 形成 TiSix 或 CoSix, 一般来说是用来降低接触电阻

值（Rs, Rc）。

33. 硅化物(salicide)的形成步骤主要可分为哪些?

答：①Co(或Ti)+TiN的沉积；

②第一次RTA（快速热处理）来形成Salicide。

③将未反应的Co(Ti)以化学酸去除。

④第二次RTA (用来形成Ti的晶相转化, 降低其阻值)。

34. MOS器件的主要特性是什幺？

答：它主要是通过栅极电压（Vg）来控制源，漏极(S/D)之间电流，实现其

开关特性。

35. 我们一般用哪些参数来评价device的特性？

答：主要有Idsat、Ioff、Vt、Vbk(breakdown)、Rs、Rc；一般要求Idsat、

Vbk (breakdown)值尽量大， Ioff、Rc尽量小，Vt、Rs尽量接近设计值.

36. 什幺是Idsat?Idsat 代表什幺意义？

答：饱和电流。也就是在栅压(Vg)一定时，源/漏(Source/Drain)之间流动的

最大电流.

37. 在工艺制作过程中哪些工艺可以影响到Idsat?

答：Poly CD(多晶硅尺寸)、Gate oxide Thk(栅氧化层厚度)、AA(有源区)

宽度、Vt imp.条件、LDD imp.条件、N+/P+ imp. 条件。

38. 什幺是Vt? Vt 代表什幺意义？

答：阈值电压（Threshold Voltage），就是产生强反转所需的最小电压。当

栅极电压Vg

便产生导电沟道，MOS处于开的状态。

39. 在工艺制作过程中哪些工艺可以影响到Vt?

答：Poly CD、Gate oxide Thk. (栅氧化层厚度)、AA(有源区)宽度及Vt imp.

条件。

40. 什幺是Ioff? Ioff小有什幺好处

答：关态电流，Vg=0时的源、漏级之间的电流，一般要求此电流值越小越

好。Ioff越小, 表示栅极的控制能力愈好, 可以避免不必要的漏电流(省电)。

41. 什幺是 device breakdown voltage?

答：指崩溃电压（击穿电压），在 Vg=Vs=0时，Vd所能承受的最大电压，

当Vd大于此电压时，源、漏之间形成导电沟道而不受栅压的影响。在器件越做越小的情况下，这种情形会将会越来越严重。

42. 何谓ILD? IMD? 其目的为何？

答： ILD ：Inter Layer Dielectric, 是用来做device 与 第一层metal 的

隔离（isolation），而IMD：Inter Metal Dielectric，是用来做metal 与 metal 的隔离（isolation）.要注意ILD及IMD在CMP后的厚度控制。

IMD Metal-1 CT 43. 一般介电层ILD的形成由那些层次组成？

答：① SiON层沉积(用来避免上层B,P渗入器件)；

② BPSG（掺有硼、磷的硅玻璃）层沉积；

③ PETEOS（等离子体增强正硅酸乙脂）层沉积；

最后再经ILD Oxide CMP(SiO2的化学机械研磨)来做平坦化。

44. 一般介电层IMD的形成由那些层次组成？

答：① SRO层沉积(用来避免上层的氟离子往下渗入器件)；

② HDP-FSG（掺有氟离子的硅玻璃）层沉积;

③ PE-FSG（等离子体增强,掺有氟离子的硅玻璃）层沉积； 使用FSG的目的是用来降低dielectric k值, 减低金属层间的寄生电容。 最后再经IMD Oxide CMP(SiO2的化学机械研磨)来做平坦化。