内容发布更新时间 : 2024/5/13 19:18:41星期一 下面是文章的全部内容请认真阅读。

16．为了便于实现多级中断，保存现场信息最有效的办法是采用______。 A．通用寄存器 B．堆栈 C．存储器 D．外存

17．下面浮点运算器的描述中正确的句子是：______。 A．尾数部件只进行乘法和除法运算

B．阶码部件可实现加、减、乘、除四种运算 C．阶码部件只进行阶码相加、相减和比较操作 D．尾数部件只进行乘法和减法运算

18．在定点数运算中产生溢出的原因是______。 A．运算过程中最高位产生了进位或借位

B．参加运算的操作数超出了机器表示的范围 C．寄存器的位数太少，不得不舍弃最低有效位

D．运算的结果超出了机器的表示范围19．在浮点数加减法的对阶过程中，______。

A．将被加（减）数的阶码向加（减）数的阶码看齐 B．将加（减）数的阶码向被加（减）数的阶码看齐 C．将较大的阶码向较小的阶码看齐 D．将较小的阶码向较大的阶码看齐

20．四片74181和1片74812器件相配合，具有如下进位传递功能______。 A．串行进位 B．组内先行进位，组间先行进位 C．组内先行进位，组间串行进位 D．组内串行进位，组间先行进位

21．指令系统采用不同寻址方式的目的是______。 A．实现存贮程序和程序控制。

B．缩短指令长度，扩大寻址空间，提高编程灵活性。 C．可直接访问外存。

D．提供扩展操作码的可能并降低指令译码的难度。 22．系统总线地址的功能是______。 A．选择主存单元地址

B．选择进行信息传输的设备 C．选择外存地址

D．指定主存和I / O设备接口电路的地址 23．算术右移指令执行的操作是______。

A．符号位填0，并顺次右移1位，最低位移至进位标志位 B．符号位不变，并顺次右移1位，最低位移至进位标志位

C．进位标志位移至符号位，顺次右移1位，最低位移至进位标志位 D．符号位填1，并顺次右移1位，最低位移至进位标志位

24．某寄存器中的值有时是地址，因此只有计算机的______才能识别它。

A．译码器 B．判断程序 C．指令 D．时序信号

25．在虚拟存贮器中，当程序正在执行时，由______完成地址映射。 A．程序员 B．编译器 C．装入程序 D．操作系统

26．周期挪用方式常用于______方式的输入/输出中 。 A．DMA B．中断 C．程序传送 D．通道

27．至今为止，计算机中的所有信息仍以二进制方式表示的理由是______。 A．节约元件 B．运算速度快

C．物理器件的性能决定 D．信息处理方便

28．下列叙述中正确的是______。 A．只有I/O指令可以访问I/O设备。

B．在统一编址下，不能直接访问I/O设备。 C．访问存储器的指令一定不能访问I/O设备。

D．在具有专门I/O指令的计算机中，I/O设备才可以单独编址。 29．在各种I/O方式中，中断方式的特点是______。 A．CPU与外设串行工作，传送与主程序串行工作。 B．CPU与外设并行工作，传送与主程序串行工作。 C．CPU与外设串行工作，传送与主程序并行工作。 D．CPU与外设并行工作，传送与主程序并行工作。

30．某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用分段直接编码法，共有26个微命令，构成4个互斥类，分别包含3、5、12和6个微命令，则操作控制字段至少有______位。

A．4 B．12 C．15 D．26

三、简答题（满分30分，每题5分）

1．什么是软件与硬件的逻辑等效性，并举出两个实例。 2．画出微程序控制器的构成框图，并说明各部分的功能。

3．某四位加法器的四位进位信号分别为C4、C3、C2、C1，低位来的信号为C0 ，请分别按下述两种方式写出C4、C3、C2、C1的逻辑表达式。

（1） 串行进位方式 （2） 并行进位方式

4．当指令系统和数据通路结构确定后，给出组合逻辑控制器的设计步骤。比较组合逻辑控制器和微程序控制器的特点。

5．以打印机输出为例说明中断的全过程，并比较中断方式和DMA方式的特点。

6．比较Cache和虚拟存储器，说明它们的相似点与不同。 四、综合题（共50分）

1．（6分）（1）定点补码加减运算溢出判断的三种方法是什么？分别列出逻辑表达式并加以说明。

（2）已知机器字长8位，x = - 0.0111100，y = +0.1100100，求[x]补，[-x]补，[y]补，[-y]补，x + y =？，x - y = ？要求给出运算器的计算过程，并用溢出判别方法判断结果是否溢出。

2．（4分）已知X=0.1010,Y=-0.1101,用原码一位乘法计算X*Y=？其中寄存器、加法器的宽度均为4位，要求写出详细计算过程与说明。

解：[X]原 =______ [Y]原 =______ [X*Y]原 =______ X*Y =______ 实现的具体过程： C（进位P（部分积 Y（除数 触发说明 寄存器） 寄存器） 器） 3．（6分）已知 X = -0.0110101×211，Y = 0.1100100×2-11（此处数均为二进制）。浮点数阶码用4位移码，尾数用8位补码表示（含符号位），

（1）写出X，Y的浮点数表示（要求格式： 数符 阶码 尾数）。 （2）计算X+Y，要求给出运算过程（舍入采用0舍1入法）。

（3）如何判断浮点补码加减运算是否溢出?并说明发生溢出时如何处理？并判断上述运算结果是否溢出。

4．（7分）有一个全相联Cache系统，Cache由8个块构成，CPU送出的主存地址流序列分别为：14、18、14、18、8、4、8、10，求

（1）每次访问后，Cache的地址分配情况。

（2）当Cache的容量换成4个块，地址流为6、15、6、13、11、10、8、7时，求采用先进先出替换算法的相应地址分配和操作。

5．（3分）设指令字长为16位, 每个操作数的地址码为6位, 指令有零地址、一地址、二地址3种格式。

（1）设指令系统的操作码长度和位置固定，若零地址指令有M种，一地址指令有N种，则二地址指令最多有几种？

（2）采用扩展操作码技术，二地址指令最多有几种？

（3）采用扩展操作码技术，若二地址指令有P条，零地址指令有Q条，则一地址指令最多有几种？

6．（6分）设某机存储字长、指令字长和机器字长均相等，该机的指令格式如下：

其中，A为形式地址，补码表示（包括一位符号位）；M为寻址方式， M=0立即寻址；

M=1直接寻址（此时A视为无符号数）； M=2间接寻址（此时A视为无符号数）；

M=3变址寻址（A为位移量，变址寄存器为Rx）； M =4相对寻址。

求：（1）该指令格式能定义多少种不同的操作？立即寻址操作数的范围是多少？

（2）写出各种寻址方式（M=1、2、3、4）计算有效地址的表达式。 （3）当M=1、2、4时，能访问的最大主存空间为多少机器字? 7．（8分）某半导体存储器容量4K×8位。其中固化区2K×8位（低地址），用1K×8位的EPROM芯片组成；随机读写区2K×8位（高地址），由2K×4位的SRAM芯片组成。地址总线A11–A0，双向数据总线D7–D0，R/W控制读写。试问：

（1）数据缓冲寄存器多少位？地址寄存器多少位？

（2）二种芯片各需多少片？求每片芯片的片选逻辑式与地址分配完成下表。

（3）设计并完成该存储器逻辑图，注明芯片与地址总线、数据总线和R/W信号线的联结，并实现片选逻辑。 芯片 芯片 芯片 芯片 片选逻辑 地址范围 编号 类型 容量 地址 表达式 1 EPROM 1K A9~A0 CS1= 2 CS2= 3 CS3= 4 CS4= 逻辑图： 5 OP

3 M

8 A