内容发布更新时间 : 2024/12/26 14:09:00星期一 下面是文章的全部内容请认真阅读。

信号源实验实验报告

（本实验包括CPLD可编程数字信号发生器实验和模拟信号源实验，共两个实验。）

一、 实验目的

1、 熟悉各种时钟信号的特点及波形。 2、 熟悉各种数字信号的特点及波形。 3、 熟悉各种模拟信号的产生方法及其用途。 4、 观察分析各种模拟信号波形的特点。

二、 实验内容

1、 熟悉CPLD可编程信号发生器各测量点波形。 2、 测量并分析各测量点波形及数据。 3、 学习CPLD可编程器件的编程操作。 4、 测量并分析各测量点波形及数据。

5、 熟悉几种模拟信号的产生方法，了解信号的来源、变换过程和使用方法。

三、 实验器材

1、 信号源模块 一块 2、 连接线 若干 3、 20M双踪示波器 一台

四、 实验原理

（一）CPLD可编程数字信号发生器实验实验原理

CPLD可编程模块用来产生实验系统所需要的各种时钟信号和各种数字信号。它由CPLD可编程器件ALTERA公司的EPM240T100C5、下载接口电路和一块晶振组成。晶振JZ1用来产生系统内的32.768MHz主时钟。 1、 CPLD数字信号发生器

.. ..

包含以下五部分： 1) 时钟信号产生电路

将晶振产生的32.768MHZ时钟送入CPLD内计数器进行分频，生成实验所需的时钟信号。通过拨码开关S4和S5来改变时钟频率。有两组时钟输出，输出点为“CLK1”和“CLK2”，S4控制“CLK1”输出时钟的频率，S5控制“CLK2”输出时钟的频率。

2) 伪随机序列产生电路

通常产生伪随机序列的电路为一反馈移存器。它又可分为线性反馈移存器和非线性反馈移存器两类。由线性反馈移存器产生出的周期最长的二进制数字序列称为最大长度线性反馈移存器序列，通常简称为m序列。

以15位m序列为例，说明m序列产生原理。

在图1-1中示出一个4级反馈移存器。若其初始状态为（a3,a2,a1,a0）＝（1,1,1,1），则在移位一次时a1和a0模2相加产生新的输入a4?1?1?0，新的状态变为（a4,a3,a2,a1）

＝（0,1,1,1），这样移位15次后又回到初始状态（1,1,1,1）。不难看出，若初始状态为全“0”,即“0,0,0,0”，则移位后得到的仍然为全“0”状态。这就意味着在这种反馈寄存器中应避免出现全“0”状态，不然移位寄存器的状态将不会改变。因为4级移存器共有2=16种可能的不同状态。除全“0”状态外，剩下15种状态可用，即由任何4级反馈移存器产生的序列的周期最长为15。

4

+a3a2a1a0输出

图1-1 15位m序列产生

信号源产生一个15位的m序列，由“PN”端口输出，可根据需要生成不同频率的伪随机码，码型为111100010011010，频率由S4控制，对应关系如表1-2所示。

3) 帧同步信号产生电路

信号源产生8K帧同步信号，用作脉冲编码调制的帧同步输入，由“FS”输出。 4) NRZ码复用电路以及码选信号产生电路

码选信号产生电路：主要用于8选1电路的码选信号；NRZ码复用电路：将三路八位串行信号送入CPLD，进行固定速率时分复用，复用输出一路24位NRZ码，输出端口为“NRZ”，

.. ..

码速率由拨码开关S5控制，对应关系见表1-2。

5) 终端接收解复用电路

将NRZ码（从“NRZIN”输入）、位同步时钟（从“BS”输入）和帧同步信号（从“FSIN”输入）送入CPLD，进行解复用，将串行码转换为并行码，输出到终端光条（U6和U4）显示。

2、 24位NRZ码产生电路

本单元产生NRZ信号，信号速率根据输入时钟不同自行选择，帧结构如图1-2所示。帧长为24位，其中首位无定义（本实验系统将首位固定为0），第2位到第8位是帧同步码（7位巴克码1110010），另外16位为2路数据信号，每路8位。此NRZ信号为集中插入帧同步码时分复用信号。光条（U1、U2和U3）对应位亮状态表示信号1，灭状态表示信号0。

无定义位帧同步码数据1数据2×1110010××××××××××××××××图1-2 帧结构

1) 并行码产生器

由手动拨码开关S1、S2、S3控制产生帧同步码和16路数据位，每组发光二极管的前八位对应8个数据位。拨码开关拨上为1，拨下为0。

2）八选一电路

采用8路数据选择器74LS151，其管脚定义如图1-3所示。真值表如表1-1所示。

表1-1 74LS151真值表 C L L L L H H H H × 图1-3 74LS151管脚定义

74LS151为互补输出的8选1数据选择器，数据选择端（地址端）为C、B、A，按二

.. ..

B L L H H L L H H × A L H L H L H L H × STR L L L L L L L L H Y D0 D1 D2 D3 D4 D5 D6 D7 L 进制译码，从8个输入数据D0～D7中选择一个需要的数据。STR为选通端，低电平有效。 本信号源采用三组8选1电路，U12，U13，U15的地址信号输入端A、B、C分别接CPLD输出的74151_A、74151_B、74151_C信号，它们的8个数据信号输入端D0～D7分别与S1,S2,S3输出的8个并行信号相连。由表1-1可以分析出U12，U13，U15输出信号都是以8位为周期的串行信号。

（二）模拟信号源实验实验原理

模拟信号源电路用来产生实验所需的各种低频信号：同步正弦波信号、非同步信号和音乐信号。

（一）同步信号源（同步正弦波发生器） 1、 功用

同步信号源用来产生与编码数字信号同步的2KHz正弦波信号，可用在PAM抽样定理、增量调制、PCM编码实验，作为模拟输入信号。在没有数字存贮示波器的条件下，用它作为编码实验的输入信号，可在普通示波器上观察到稳定的编码数字信号波形。 2、 电路原理

图2-1为同步正弦信号发生器的电路图。它由2KHz方波信号产生器（图中省略了）、同相放大器和低通滤波器三部分组成。

图2-1 同步正弦波产生电路

2KHz的方波信号由CPLD可编程器件U8内的逻辑电路通过编程产生。“2K同步正弦波”为其测量点。U19A及周边的电阻组成一个的同相放大电路，起到隔离和放大作用，。U19C及周边的阻容网络组成一个截止频率为2K的二阶低通滤波器，滤除方波信号里的高次谐波和杂波，得到正弦波信号。调节W1改变同相放大器的放大增益，从而改变输出正弦波的幅度（0～5V）。 （二）非同步信号源

.. ..