内容发布更新时间 : 2024/9/20 10:59:42星期一 下面是文章的全部内容请认真阅读。

计算机组成与结构部分习题及答案（仅供参考）

第四章 主存储器

一、选择题

1、 关于主存下列叙述正确的是（C ） A 主存的速度可与CPU匹配。 B 内存是RAM，不包括ROM

C 辅存的程序调入主存中才能执行 D辅存中不能存放程序，只能存放数据 2、 断电后将丢失信息的是（B ）

A）ROM B）RAM C）磁盘 D）光盘 3、 关于主存下列叙述正确的是（A ）

A CPU可直接访问主存，但不能直接访问辅存 B CPU可直接访问主存，也直接访问辅存

C CPU不能直接访问主存，也不能直接访问辅存 D CPU不能直接访问主存，但能直接访问辅存 4、 16K×32位存储芯片的数据线有（C ） A）5条 B）14条 C）32条 D）46条 5、 16K×32位存储芯片的地址线有（B ） A）5条 B）14条 C）32条 D）46条 6、 半导体静态存储器SRAM的存储原理是（A ）

A）依靠双稳态电路保存信息 B) 依靠定时刷新保存信息 C）依靠读后再生保存信息 D）信息存入后不在变化 7、 动态RAM是指（C ）

A）存储内容动态变化 B) 需动态改变访问地址 C）需对存储内容定时动态刷新 D）每次读都要重写

动态RAM的基本单元电路。常见的动态RAM基本单元电路有三管式和单管式两种，它们的共同特点都是靠电容存储电荷的原理来寄存信息的。若电容上存有足够多的电荷表示存“1”，电容上无电荷表示存“0”。电容上的电荷一般只能维持1～2ms，因此即使电源不掉电信息也会自动消失。为此，必须在2ms内对其所有存储单元恢复一次原状态，这个过程叫再生或刷新。由于它与静态RAM相比，具有集成度更高、功耗更低等特点，因此目前被各类计算机广泛应用。

由Tl、T2，T3三个MOS管组成的三管MOS动态RAM基本单元电路：读出时，先预充电使读数据线达高电平VDD，然后由读选择线打开T2，若Tl的极间电荷Cg存有足够多的电荷(被认为原存“1”)，使T1导通，则因T2、Tl导通接地，使读数据线降为零电平，读出“0”信息。若Cg没足够电荷(原存“0”)，则T1截止，读数据线为高电平不变，读出“1”信息。可见，由读出线的高低电平可区分其是读“1”，还是读“0”，只是它与原存信息反相。 写入时，将写入信号加到写数据线上，然后由写选择线打开T3，这样，Cg便能随输入信息充电(写“1”)或放电(写“0”)。

为了提高集成度，将三管电路进一步简化，去掉Tl，把信息存在电容Cs上，将T2、T3合并成一个管子T，得单管MOS动态RAM基本单元电路。读出时，字线上的高电平使T导通，若Cs有电荷，经T管在数据线上产生电流，可视为读出“1”。若Cs无电荷，则数据线上无电流，可视为读出“0”。读操作结束时，Cs的电荷已泄放完毕，故是破坏性读出，必须重写。 8、 计算机主存储器读写的时间数量级为（D ） A）秒 B）毫秒 C）微秒 D）纳秒 9、计算机主存由（D ）

1

A）RAM组成 B) ROM组成

C）ROM与RAM组成 D）内存与外存组成 10、用户程序所放的主存空间属于（B ） A）RAM B) ROM

C）ROM与RAM D）内存与外存

11、在下列存储器中，( A )可以作为主存储器。

A 半导体存储器 B 硬盘 C 光盘 D 磁带 12、关于主存，以下叙述正确的是（A ）

A 主存比辅存小，但速度快。 B 主存比辅存大，且速度快。 C 主存比辅存小，且速度慢。 D 主存比辅存大，但速度慢。 13、EPROM是指(D )

A.随机读写存储器 B.只读存储器

C.可编程只读存储器 D.紫外光可擦除可编程只读存储器 14、下列说法正确的是(C )

A.半导体RAM信息可读可写，且断电后仍能保持记忆

B.半导体RAM属易失性存储器，而静态RAM的存储信息是不易失的 C.静态RAM、动态RAM都属易失性存储器，前者在电源不掉时，不易失

D.静态RAM不用刷新，且集成度比动态RAM高，所以计算机系统上常使用它

15、CPU不能直接访问的是( D)

A.RAM B.ROM C.内存 D.外存 16、存储器的字线是(A )

A.存储体与读写电路连接的数据线.它们通过读写电路传送或接收数据寄存器的信息.一个数据寄存器的位数正好是机器字长,故称为字线

B.存储器的数据线.其线数正好与数据寄存器的位数相对应 C.经地址译码器译码之后的存储单元的地址线 D.以上三种说法都不对

17、CPU可随机访问的存储器是（B ）

A。光盘存储器 B。主存储器 C。磁盘存储器 D。磁带存储器 18、和MOS和RAM比较，双极型RAM的特点是（A ）

A。速度快，集成度低，位功耗高 B。速度快，集成度高，位功耗高 C。速度快，集成度低，位功耗低 C。速度慢，集成度高，位功耗底

19、字位结构为1M*4位的DRAM存储芯片，其地址引脚与数据引脚之和为（C ） A。28 B。14 C。24 D。12 二、填空题

1、 1GB=1024 MB= 1024*1024 KB =1024*1024*1024 B. 2、 计算机中的存储器用于存放 程序和数据 。

3、主存储器的主要性能指标有主存容量主存容量、存储器存取时间、存储周期时间。 4、要组成容量为4Kⅹ8位的存储器，需要__8___片4Kⅹ1位的静态RAM芯片并联，或者需要_4__片1Kⅹ8位的静态RAM芯片串联。

5、 静态RAM是利用触发器电路的两个稳定状态来表示信息“0”和“1”，故在不断开电源时，可以长久保持信息；动态RAM利用电容器上存储的电荷来表示信息“0”和“1”，因此需要不断进行刷新。 三、简答题

1、 简述SRAM与DRAM的主要区别。 DRAM的优点：

2

1. DRAM的功耗仅为SRAM的1/6 2. DRAM的价格仅为SRAM的1/4

DRAM的缺点

1．DRAM由于使用动态元件（电容），速度比SRAM低。 2.DRAM内容需要再生，故需配置再生电路

因此，容量不大的高速存储器大多用静态RAM实现，如高速缓存（Cache）。SRAM的存储单元由双稳态触发器构成，它不需要刷新，读出之后不需要重写 2、 在已有的芯片基础上，如何进行位扩充、如何进行字扩充。

位扩充：连接方式是将多片存储器的地址线、片选CS、读写控制端R／W相应并联，数据端分别引出。

1）地址的总位数不变，总存储器字容量（字数量）不变。

例如，芯片的地址线是A0～A13，存储器的地址总线还是A0～A13 。 2）数据线的位数增加，增加的数量等于各芯片位数之和。

例如，共两个芯片，每个芯片4位，总存储器的数据总线是8位。

? 字扩展：只在字向扩充，而位数不变。

? 将各芯片的地址线、数据线、读写控制线相应并联，而由片选信号

来区分各芯片的地址范围。

1）地址的总位数增加，总存储器字容量增加。字容量增加等于各芯片字容量乘以芯

片个数。

例如，芯片的字容量是16K，4个芯片，总存储器的字容量为4×16K=64K。 2）数据线的位数不变，总存储器的数据总线位数等于各芯片位数。 例如，共4芯片，每个芯片8位，总存储器的数据总线是8位。

第五章 指令系统

一、选择题

1、 指令系统采用不同寻址方式的目的是（B ）

A）增加内存容量 B) 缩短指令长度、扩大寻址空间 C）提高访问内存的速度 D）简化指令译码电路 2、 指令操作所需的数据不会来自（D ） ．．A）寄存器 B) 指令本身 C）主存中 D）控制存储器 3、 关于机器指令的叙述不正确的是（D ） ．．．

A）机器指令系统是计算机所具有的全部指令的集合。

B) 机器指令通常包括操作码、地址码两部分，按地址个数分为零地址指令、一地址指令、二地址指令、三地址指令。

C）机器指令的长度取决于操作码长度、操作数地址长度、操作数个数。 D）系列计算机是指指令系统完全相同、基本体系结构相同的一系列计算机。 4、 下列说法不正确的是（ C ） ．．．A）变址寻址时，有效数据存放在主存。 B) 堆栈是先进后出的随机存储器。

C）堆栈指针ＳＰ的内容表示当前堆栈内所存放的数据个数。 D）内存中指令的寻址和数据的寻址是交替进行的。 5、 关于寻址方式的叙述不正确的是（D ） ．．．

A）寻址方式是指确定本条指令中数据的地址或下一条指令地址的方法。 B) 在指令的地址字段中直接指出操作数本身的寻址方式称为立即寻址方式 C）基址寻址用于为数据和程序分配存储区域，支持多道程序和程序浮动。 D）变址寻址与基址寻址类似，没有本质的区别。

6、 在相对寻址方式中，若指令中的地址码为X，则操作数的地址为（B ）

3