内容发布更新时间 : 2024/11/17 11:45:01星期一 下面是文章的全部内容请认真阅读。
《计算机组成与体系结构》第四章习题
片存储器芯片构成，则构成该内存所用的存储器芯片的容量是（ ）。
A. 512×16bit B. 256×8bit C. 256×16bit D. 1024×8bit 12. 内存按字节编址，地址从9000H到CFFFFH，若用存储容量为16K×8位芯片构成该内存，至少需要的芯片数是（ ）。
A. 2 B. 4 C. 8 D. 16 13. 若片选地址为111时，选定某一32K×16的存储芯片工作，则该芯片在存储器中的首地 址和末地址分别为（ ）。
A. 00000H, 01000H B. 38000H, 3FFFFH C. 3800H，3FFFH D. OOOOH，0100H 二、综合应用題
1. 主存储器的地址寄存器和数据寄存器各自的作用是什么?设一个1MB容量的存储器，字 长为32位，问:
1) 按字节编址，地址寄存器和数据寄存器各几位？编址范围为多大？. 2) 按字编址，地址寄存器和数据寄存器各几位？编址范围为多大?
2. 用一个512K×8位的Flash存储芯片组成一个4M×32位的半导体只读存储器，存储器按 字编址，试回答以下问题：
1) 该存储器的数据线数和地址线数分别为多少？ 2) 共需要几片这样的存储芯片？ 3) 说明每根地址线的作用。
3. 有一组16K×16位的存储器，由1K x 4位的DRAM芯片构成（芯片是64×64结构)。问： 1) 共需要多少RAM芯片？
2) 采用异步刷新方式，如单元刷新间隔不超过2ms,则刷新信号周期是多少？ 4. 设有32片256K×1位的SRAM芯片。回答以下问题： 1) 采用位扩展方法可以构成多大容量的存储器？
2) 如果采用32位的字编址方式，该存储器需要多少地址线？ 3 ) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号和控制信 号MREQ、WE。
5. 某机主存空间为64KB，I/O空间与主存单元统一编址，I/O空间占用1KB，范围为FC00H~ FFFFH。可选用8K×8位和1K×8位两种SRAM芯片构成主存储器，RD和WR分别为系统提供的读写信号线。画出该存储器逻辑图，并标明每块芯片的地址范围。
6. 设CPU有16根地址线，8根数据线，并用MREQ作为访存控制信号（低电平有效),用WR作为读/写控制信号（高电平为读，低电平为写)。现有下列存储芯片：1K×4位RAM，4K×8位 RAM, 8K×8位 RAM, 2K×8位ROM, 4K×8位ROM，8K×8位ROM及74LS138译码器和各门电路。画出CPU与存储器的连接图，要求：
1） 主存地址空间分配：6000H~67FFH为系统程序区；6800H~6BFFH为用户程序区。 2） 合理选用上述存储芯片，说明各选几片？ 3） 详细画出存储芯片的片选逻辑图。
————
——
——
——
————
——
太原理工大学计算机科学与技术学院 6 《计算机组成与体系结构》第四章习题
4.4高速缓存存储器
一、单项选择题
题号 答案 题号 答案 1 11 2 12 3 13 4 14 5 6 7 8 9 10 1. 在高速缓存系统中，主存容量为12MB，Cache容量为400KB，则该存储系统的容量为 （ ）。
A．12MB+400KB B. 12MB
C. 12MB~12MB+400KB D. 12MB-400KB 2.【2009年计算机联考真题】
假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问 Cache缺失（未命中）50次，则Cache的命中率是（ ）。
A. 5% B. 9.5% C. 50% D. 95% 3.【2009年计算机联考真题】
某计算机的Cache共有16块，采用二路组相联映射方式（即每组2块)。每个主存块大小为 32字节，按字节编址，主存129号单元所在主存块应装入到的Cache组号是( )。 A. 0 B. 2 C. 4 D. 6 4.【2012年计算机联考真题】 假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块大小为1个字。若Cache 的内容初始为空，采用2路组相联映射方式和LRU替换策略。访问的主存地址依次为 0,4,8,2,0,6,8,6,4,8 时，命中 Cache 的次类是( )。
A. 1 B. 2 C. 3 D. 4 5. 当访问Cache系统失效时，通常不仅主存向CPU传送信息，同时还需要将信息写入Cache， 在此过程中传送和写入信息的数据宽度各为（ ).
A．块、页 B. 字、字 C. 字、块， D. 块、块
6. 在写操作时，对Cache与主存单元同时修改的方法称做（ ），若每次只暂时写入Cache、直到替换时才写入主存的方法称做（ ）。
A. 全写法 B.写回法 C. 写一次法 D. 都不对 7. 关于Cache的更新策略，下列说法正确的是（ ）。 A. 读操作时，全写法和写回法在命中时应用 B. 写操作时，写回法和按写分配法在命中时应用 C. 读操作时，全写法和按写分配法在失效时应用
D. 写操作时，按写分配法、不按写分配法在失效时应用
8． 某虚拟存储器系统采用页式内存管理，使用LRU页面替换算法，考虑下面的页面访问地 址流（每次访问在一个时间单位中完成)：
太原理工大学计算机科学与技术学院 7 《计算机组成与体系结构》第四章习题
1 8 1 7 8 2 7 2 1 8 3 8 2 1 3 1 7 1 3 7 假定内存容量为4个页面，开始时是空的，则页面失效率是（ ）。 A. 30% B. 5% C. 1.5% D. 15%
9. 某32位计算机的Cache容量为16KB，Cache行的大小为16B，若主存与Cache地址映像 采用直接映像方式，则主存地址为0xl234E8F8的单元装入Cache的地址是（ )。 A. 00010001001101 B. 01000100011010 C. 10100011111000 D. 11010011101000
10．在Cache中，常用的替换策略有：随机法（RAND)、先进先出法（FIFO)、近期最少使 I用法（LRU),其中与局部性原理有关的是（ ）。
A．随机法（RAND) B. 先进先出法（FIFO) C．近期最少使用法（LRU) D. 都不是
11.某存储系统中，主存容量是Cache容量的4096倍，Cache被分为64个块，当主存地址和Cache地址采用直接映像方式时，地址映射表的大小应为（ ）。（假设不考虑一致维护和替换算法位）
A. 6×4097bit B. 64×12bit C. 6×4096bit D. 64×13bit
12. 有效容量为128KB的Cache,每块16字节，采用8路组相联。字节地址为1234567H的 单元调入该Cache，则其Tag应为（ ）。
A. 1234H B. 2468H C. 048DH D. 12345H
13. 有一主存一Cache层次的存储器，其主存容量为1MB，Cache容量为16KB，每字块有8 个字，每字32位，采用直接地址映像方式，若主存地址为35301H，且CPU访问Cache命中，则在Cache的第（ ）（十进制表示）字块中（Cache起始字块为第0字块)。 A. 152 B. 153 C. 154 D. 151
14. 若由高速缓存、主存、硬盘构成的三级存储体系，则CPU访问该存储系统时发送的地址 为（ )。
A．高速缓存地址 B. 虚拟地址 C. 主存物理地址 D. 磁盘地址 二、综合应用题
1. 某计算机的主存地址位数为32位，按字节编址。假定数据Cache中最多存放128个主存块，采用四路组相联方式，块大小为64B，每块设置了1位有效位。采用一次性写回策略，为此每块设置了1位“脏”位。要求：
1) 分别指出主存地址中标记（Tag)、组号（Index)和块内地址（Offset)三部分的位置和位数。
2) 计算该数据Cache的总位数. 2．【2010年计算机联考真题】
某计算机的主存地址空间大小为256MB,按字节编址。指令Cache和数据Cache分离，均有8个Cache行，每个Cache行大小为64B，数据Cache采用直接映射方式。现有两个功能相同的程序A和B，其伪代码如下所示：
程序A: 程序B::
int a[256][256] int a[256][256] ? ? ? ?
int sum_array1() int sum_array1() { {
太原理工大学计算机科学与技术学院 8 《计算机组成与体系结构》第四章习题
int i,j,sum=0; int i,j,sum=0
for(i=0;i<256;i++) for(i=0;i<256;i++) for(j=0;j<256;j++) for(j=0;j<256;j++) sun+=a[i][j]; sun+=a[i][j]; return sum; return sum; } }
假定int类型数据用32位补码表示，程序编译时，i、j和sum均分配在寄存器中，数组a按行优先方式存放，其首地址为320 (十进制数)。请回答下列问题，要求说明理由或给出计算过程I
1) 若不考虑用于Cache—致性维护和替换算法的控制位，则数据Cache的总容量为多少？ 2) 数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号分别是多少（Cache行号从0开始）？
3) 程序A和B的数据访问命中率各是多少？哪个程序的执行时间更短？
3． 有一Cache系统，字长为16位，主存容量为16字×256块，Cache的容量为16字×8块。采用全相联映射，求：
1) 主存和Cache的容量各为多少字节？主存和cache的字地址各为多少位？
2) 如果原先已经依次装入了 5块信息，问字地址为338H所在的主存块将装入Cache块的块号及在Cache中的字地址是多少位？
3)如果块表中地址为1的行中标记着36H的主存块号标志，Cache块号标志为5H,则在CPU送来主存的字地址为368H时是否命中？如果命中，此时Cache的字地址为多少？ 4. 某个Cache的容量大小为64KB，行长为128B，且是四路组相联Cache,主存使用32位址，按字节编址。则
1) 该Cache共有多少行？多少组？
2) 该Cache的标记阵列中需要有多少标记项？每个标记项中标记位长度是多少？
3) 该Cache采用LRU替换算法，若当该Cache为写直达式Cache时，标记阵列总共需要多大的存储容量？写回式又该如何？（提示：四路组相联Cache使用LRU算法的替换控制位为2位）
5.【2013年计算机联考真题】
某32位计算机，CPU主频为800MHz，Cache命中时的CPI为4, Cache块大小为32字节；主存采用8体交叉存储方式，每个体的存储字长为32位、存储周期为40ns；存储器总线宽度为32位，总线时钟频率为200MHz，支持突发传送总线事务。每次读突发传送总线事务的过程包括：送首地址和命令、存储器准备数据、传送数据。每次突发传送32字节，传送地址或32位数据均需要一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。 1) CPU和总线的时钟周期各为多少？总线的带宽（即最大数据传输率）为多少？ 2) Cache缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取？ 3）存储器总线完成一次读突发传送总线事务所需的时间是多少?
4) 若程序BP执行过程中，共执行了 100条指令，平均每条指令需进行1.2次访存，Cache 缺失率为5%，不考虑替换等开销，则BP的CPU执行时间是多少？
太原理工大学计算机科学与技术学院 9