内容发布更新时间 : 2024/5/22 11:27:11星期一 下面是文章的全部内容请认真阅读。

武汉理工大学《数字电子电路》课程设计说明书

1.3.4计数器

为了提高计数速度，可采用同步计数器。采用4个74LS90D二-五-十进制计数器，该芯片无需额外的元器件就可实现十进制计数，所以首选。计数器依次从个位开始计数，向上为发出进位信号而是高位开始计数。其特点是计数脉冲作为时钟信号同时接于各位触发器的时钟脉冲输入端，在每次时钟脉冲沿到来之前，根据当前计数器状态，利用逻辑控制电路，准备好适当的条件。当计数脉冲沿到来时，所有应翻转的触发器同时翻转，同时也使用所有应保持原状的触发器不该变状态。

被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。时基信号由石英晶体多谐振荡器电路产生，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的.由于频率计的测量范围1～9999Hz，因此采用十进制计数器74LS90D，它不仅可用于对脉冲进行计数，还可用于分频；此电路则需分频，N位进制计数器就是N分频器。

被测信号由闸门开通送入计数器，记录所测信号频率值传入译码显示电路中，显示器显示测得频率值；待闸门关闭，计数器停止工作；电路则继续工作进行下次循环，计数器清零，显示器数值消失，频率计完成一次测量。数字频率计测周期基本原理如图3.3所示

1.3-4数字频率计测周期基本原理图

当被测信号的频率较低时，采用直接测频方法由量程误差一起的测量误差太大，为了

11

武汉理工大学《数字电子电路》课程设计说明书

提高测低频时的准确度，应先测周期TX，然后计算fx?1。 TX被测信号经过放大整形电路变成方波，加到门控电路产生闸门信号，如TX?10ms，则闸门打开的时间也为10ms，在此期间内，周期为TS的标准脉冲通过闸门进入计数器计数。若TX?1?s。则计数器记得的脉冲数N?读数为10.000。

以上分析可见，频率计测周期的基本原理正好与测频相反，即被测信号用来控制闸门电路的开通与关闭，标准时基信号作为计数脉冲。

TX=10000个。若以毫秒为单位，则显示器上的TS1.3.5锁存器

锁存器是构成各种时序电路的存储单元电路，其具有0和1两种稳定状态，一旦状态被确定，就能自行保持，锁存器是一种脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。在确定的时间内（1s）,计数器的计数结果必须经锁定后才能获得稳定的显示值.锁存器的作用通过触发脉冲控制.将测得的数据寄存起来,送显示译码器.锁存器可以采用8位并行输入寄存器.为使数据稳定,采用边沿触发方式的器件.

在确定的时间内计数器的技术结果必须经锁定后才能获得稳定的显示值。锁存器的作用是通过触发脉冲控制，将测量的数据寄存起来，送入译码显示器。锁存器可以采用一般的8位并行输入寄存器。

此电路采用74LS273N锁存器，其作用是将计数器在1s结束时锁记得的数进行锁存，使显示器上能稳定地显示此时计数器的值。当1s计数结束时，通过逻辑电路产生信号送入锁存器，将此时计数的值送入译码显示器。

选用两个8位锁存器74LS273N可以完成上计数功能。当时钟脉冲CP的正跳变来到时，锁存器的输入等于输入，即Q=D，从而将计数器的输出值送到锁存器的输出端正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态的Q不变。所以在计数期间内，计数器的输出不会送到译码显示器。

12

武汉理工大学《数字电子电路》课程设计说明书

图1.3-5锁存器芯片

1.3.6译码电路

在闸门电路导通的情况下，开始计数被测信号中有多少个上升沿。在计数的时候数码管不显示数字。当计数完成后，此时要使数码管显示计数完成后的数字。采用七段共阳数码管显示,译码显示器的作用是把计数器产生的十进制数转化成能驱动数码管正常显示的段信号,从而获得数字显示.图3.5

1.3-6数码管显示及其控制电路

2仿真结果及分析

2.1仿真总图

13

武汉理工大学《数字电子电路》课程设计说明书

2.1-1仿真总图

2.2单个元电路仿真图

14

武汉理工大学《数字电子电路》课程设计说明书

2.2-1进过放大电路放大后

2.2-2整形放大电路仿真图

由上图可知该电路基本实现功能 可以将正弦波整形为方波 并且能够保持其频率不变

15