内容发布更新时间 : 2024/5/6 23:58:58星期一 下面是文章的全部内容请认真阅读。

三.实验内容

（1） 二进制加计数器仿真

仿真电路如下：

VDD 5V J1 Key = Space J2 3 4 5 6 A B C D U1 U2 QA QB QC QD 14 13 12 11 Ln1 Ln2 Ln3 Ln4 Bus DCD_HEX Key = Space J3 7 ENP 10 ENT 9 ~LOAD 1 ~CLR 2 CLK RCO 15 Bus Ln4Ln3 Ln2 L n1 XLA1 Ln1 Ln2 Ln3 Ln4 1 Bus Key = Space J4 V1 Key = Space 74LS161D X1 100 Hz 5 V 2.5 V FC Q T GND 仿真结果如下：

（2）74LS191D构成的二进制加/减同步计数器

VDD 5V J1 DCD_HEX U1 Key = Space J2 15 1 10 9 A B C D U2 QA QB QC QD 3 2 6 7 XLA1 1Key = Space J3 Key = Space 4 ~CTEN 11 ~LOAD 5 ~U/D ~RCO 13 MAX/MIN 12 14 CLK X1 2.5 V X2 74LS191D V1 100 Hz 5 V FC Q T 2.5 V GND GND

仿真结果如下：

四、思考题

模仿图5 74LS161D构成的二进制加法同步计数器，设计由74LS162D构成的十进制加法同步计数器，并验证实际结果是否与理论值相吻合。

VCC5VJ11J2Key = AKey = BJ3VCCGNDKey = CJ49Key = D102.5 V V11kHz 5 V FU13456ABCDENPENT~LOAD~CLRCLKQAQBQCQDRCO514bus1613bus2712bus3bus411815U2BUSDCD_HEXbus4bus3bus2bus12710913428765BUSBUS5bus16bus27bus38bus4XLA1174LS162DX1CQTGND

仿真结果如下：

实际结果与理论值吻和

（2） 模仿图74LS191D构成的二进制加/减法同步计数器，设计由74LS192D构成的十进制加/减同步计数器，并且验证实际结果是否与理论值相吻合。

VDD 5V U2 DCD_HEX J1 Key = Space J2 GND Key = Space 1 B VDD10 15AU1 10 11 C 9 D 11 ~LOAD 14 CLR 5 4 UP DOWN ~BO ~CO QAQBQCQD3267 1312 5 6 4 2 3 1 XLA1 1 8 J3 74LS192D 9 FC Q T 7 Key = Space GND V1 1kHz 5 V GND GND

仿真结果如下：

五、实验心得

通过本次实验了解计数器的日常应用和分类，熟悉集成计数器逻辑功能和其各控制端作用，掌握计数器使用方法。