运算器 实验报告汇总 下载本文

内容发布更新时间 : 2024/12/22 11:53:58星期一 下面是文章的全部内容请认真阅读。

计算机科学与技术系

实 验 报 告

专业名称 计算机科学与技术 课程名称 计算机组成与结构 项目名称 基本运算器实验

班 级

学 号 姓 名

同组人员 无

实验日期 2015-11-1

一、实验目的

1.了解运算器的组成结构; 2.掌握运算器的工作原理。 二、实验逻辑原理图与分析

2.1 实验逻辑原理图及分析

运算器内部含有三个独立运算部件,分别是算术、逻辑和移位运算部件,要处理的数据存于暂存器A和暂存器B,三部件同时接受来自A和B的数据(有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前,如ARM),各部件对操作数进行何种运算由控制信号S3…S0和CN来决定,任何时候,多路选择开关只选择三部件中一个部件的结果作为ALU的输出。如果是影响进位的运算,还将置进位标志FC,在运算结果输出前,置ALU零标志。ALU中所有模块集成在一片CPLD中。

逻辑运算部件由逻辑门构成,较为简单,而后面又有专门的算术运算部件设计实验,在此对这两个部件不在赘述。移位运算采用的是桶形移位器,一般采用交叉开关矩形来实现。每一个输入都通过开关与一个输出相连,把沿对角线的开关导通,就可以实现移位功能,即:

⑴ 对于逻辑左移或者逻辑右移功能,将一条对角线的开关导通,这将所有的输入位与所使用的输出分别相连。而没有同任何输入相连的则输出连接0.

⑵ 对于循环右移功能,右移对角线同互补的左移对角线一起激活。

⑶ 对于未连接的输出位,移位时使用符号扩展或者是0填充,具体由相应的指令控制,使用另外的逻辑进位移位总量译码和符号判别,

运算器部件由一片CPLD实现。ALU的输入和输出通过三态门74LS245连到CPU内总线上,另外还有指示灯表明进位标志FC。图中除T4和CLR,其余信号均来自于ALU单元的排线座,实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4,CLR都连接至CON单元的CLR按钮。T4由时序单元的TS4提供,其余控制线号均由CON单元的二进制数据开关模拟给出。控制信号中除T4为脉冲信号外,其余均为电平信号,其中ALU_B为低有效,其余为高有效。

运算器原理图

暂存器A和暂存器B的数据能在LED灯上实时显示,原理如图所示。进位标志FC、零标志FZ和数据总线D7…D0的显示原理也是如此。

A0显示原理图

ALU和外围电路的连接如图所示,图中的小方框代表排针座。

在运算器的逻辑功能表中,S3、S2、S1、S0及CN为控制信号,FC为进位标志,FZ为运算器零标志,在功能栏内的FC、FZ表示当前运算会影响到该标志。