内容发布更新时间 : 2024/5/20 3:42:28星期一 下面是文章的全部内容请认真阅读。

一、选择题

1 从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（ B ）计算机。(光盘的第一章)

A 并行 B 冯? 诺依曼 C 智能 D 串行 2 某机字长 32 位，其中 1 位表示符号位。若用定点整数表示，则最小 负整数为（ A ）。P16 —（这是答案在书上的页码，下面的一样） A -(2-1)

31

B -(2-1)

30

C -(2+1)

31

D -(2+1)

30

3 以下有关运算器的描述，（ C ）是正确的。 A 只做加法运算 B 只做算术运算

C 算术运算与逻辑运算 D 只做逻辑运算 4 EEPROM 是指（ D ）。P83

A 读写存储器 B 只读存储器 C 闪速存储器 D电擦除可程只读存储器 5 当前的 CPU 由（ B ）组成。P127

A 控制器

B 控制器、运算器、cache

C 运算器、主存

D 控制器、ALU、主存 6 在集中式总线仲裁中，（ A ）方式响应时间最快。P195 A 独立请求 B 计数器定时查询 C 菊花链 7 CPU 中跟踪指令后继地址的寄存器是（ C ）。P129 A 地址寄存器 B 指令计数器

C 程序计数器 D 指令寄存器 8 从信息流的传输速度来看，（ A ）系统工作效率最低。P186 A 单总线 B 双总线 C 三总线 D 多总线 9 冯? 诺依曼机工作的基本方式的特点是（ B ）。(光盘的第一章) A 多指令流单数据流

B 按地址访问并顺序执行指令 C 堆栈操作

D 存贮器按内容选择地址

10 在机器数（ B ）中，零的表示形式是唯一的。P22 A 原码 B 补码 C 移码 D 反码

11 在定点二进制运算器中，减法运算一般通过（ D ）来实现。P27 A 原码运算的二进制减法器 B 补码运算的二进制减法器 C 原码运算的十进制加法器 D 补码运算的二进制加法器

12 某计算机字长 32 位，其存储容量为 256MB，若按单字编址， 它的寻址范围是（ D ）。

A 0—64MB B 0—32MB C 0—32M D 0—64M

13 主存贮器和 CPU 之间增加 cache 的目的是（ A ）。P92 A 解决 CPU 和主存之间的速度匹配问题 B 扩大主存贮器容量

C 扩大 CPU 中通用寄存器的数量

D 既扩大主存贮器容量，又扩大 CPU 中通用寄存器的数量

14 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数 外，另一个常需采用（ C ）。P114

A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式

15 描述 PCI 总线中基本概念不正确的句

子是（ 应改为 C D ）。A PCI 总线是一个与处理器无关的高速外围设备

B PCI 总线的基本传输机制是猝发式传送 C PCI 设备一定是主设备

D 系统中只允许有一条 PCI 总线

16 CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器 的容量为（B ）。

A 512KB B 1MB C 256KB D 2MB

17 列数中最小的数是（ C ）。 A 41=（101001）2

（233）16

18 某 DRAM 芯片，其存储容量为 512K? 位，该芯片的地址线和数据线的数目 是（D）。

A 8，512 B 512，8 C 18，8 D 19，8

19 交叉存储器实质上是一种多模块存储器，它用（ 应改为 A ）方式执行多个 独立的读写操作。P89

A 流水 B 资源重复 C 顺序 D 资源共享

20 存器间接寻址方式中，操作数在（ B ）P115

A 通用寄存器(寄存器寻址) B 主存单元 C 程序计数器 D 堆栈 21 机器指令与微指令之间的关系是（ A ）。

A 用若干条微指令实现一条机器指令 B 用若干条机器指令实现一条微指令 C 用一条微指令实现一条机器指令 D 用一条机器指令实现一条微指令 22 在集中式总线仲裁中，（ A ）方式对电路故障最敏感。P194

A 菊花链 B 独立请求(响应时间快) C 计数器定时查询

23 PCI 是一个高带宽且与处理器无关的标准总线。下面描述中不正

确的是（B ）。 P200

A 采用同步定时协议 B 采用分布式仲裁策略（集中式） C 具有自动配置能力 D 适合于低成本的小系统 24 运算器的核心功能部件是（ B ）。

A 数据总线 B ALU C 状态条件寄存器 D 通用寄存器

25 某单片机字长 32 位，其存储容量为 4MB。若按字编址，它的寻址范围是 （ A ）。 A 1M B 4MB C 4M D 1MB

26 某 SRAM 芯片，其容量为 1M? 位，除电源和接地端外，控制端有 E 和 R/W#， 该芯片的管脚引出线数目是（ 应改为 C ）。(20 根地址线，8 根数据线，一根 读写线，一根芯片选择线)

A 20 B 28 C 30 D 32

27 双端口存储器所以能进行高速读/写操作，是因为采用（ D ）。P86 A 高速芯片 B 新型器件

C 流水技术 D 两套相互独立的读写电路

29 为确定下一条微指令的地址，通常采用断定方式，其基本思想是（ 改为 C）。 A 用程序计数器 PC 来产生后继微指令地址 B 用微程序计数器礟C 来产生后继微指令地址

C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制 产生后继微指令地址

D 通过指令中指定一个专门字段来控制产生后继微指令地址 30 微程序控制器中，机器指令与微指令的关系是（ B ）。 A 每一条机器指令由一条微指令来执行

B 每一条机器指令由一段用微指令编成的微程序来解释执行

B 42=（52）8

C 29=（101001）BCD

D 563=

C 一段机器指令组成的程序可由一条微指令来执行 D 一条微指令由若干条机器指令组成

31 CPU 中跟踪指令后继地址的寄存器是（ B ）。

A 地址寄存器 B 程序计数器 C 指令寄存器 D 通用寄存器 32 某寄存器中的数值为指令码，只有 CPU 的（ A ）才能识别它。 A 指令译码器 B 判断程序 C 微指令 D 时序信号

33 某机字长 64 位，1 位符号位，63 位表示尾数，若用定点整数表示，则最大 正整数位（ A ）。

A +(2-1)

63

B +(2-1)

64

C -(2-1)

63

D -(2-1)

64

34 从下面浮点运算器中的描述中选出两个描述正确的句子（ 改为 AC ）。 A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来实 现。

B 阶码部件可实现加，减，乘，除四种运算。(尾数部件才是可实现加、减、 乘、除) C 阶码部件只进行阶码相加，相减和比较操作。 D 尾数部件只进行乘法和除法运算。

35 存储单元是指（ 改为 B）。 A 存放 1 个二进制信息位的存储元

B 存放 1 个机器字的所有存储元集合 C 存放 1 个字节的所有存储元集合

D 存放 2 个字节的所有存储元集合

36 某机字长 32 位，存储容量 1MB，若按字编址，它的寻址范围是（ D ）。 A 0—1M B 0—512KB C 0—56K D 0—256KB 37 用于对某个寄存器中操作数的寻址方式为（ C ）。P114

A 直接 B 间接 C 寄存器直接 D 寄存器间接 38 指令周期是指（ C ）。P131 A CPU 从主存取出一条指令的时间 B CPU 执行一条指令的时间

C CPU 从主存取出一条指令加上执行一条指令的时间 D 时钟周期时间

39 描述当代流行总线结构中基本概念不正确的句子是（ AC ）。 A 当代流行的总线不是标准总线

B 当代总线结构中，CPU 和它私有的 cache 一起作为一个模块与总线相 C 系统中允许有一个这样的 CPU 模块 40 从信息流的传输速度来看，（ A ）系统工 效率最低。 A 单总线 B 双总线 C 三总线 D 多总线 二、填空题

1 字符信息是符号数据，属于处理（ 非数值 ）领域的问题，国际上 采用的字符系统是七单位的（ASCII）码。P23

2 按 IEEE754 标准，一个 32 位浮点数由符号位 S（1 位）、阶码 E（8 位）、 尾数 M（23 位）三个域组成。其中阶码 E 的值等于指数的真值（ e ）加上一个 固定的偏移值（ 127 ）。P17

3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用 （ 空间 ）并行技术，后者采用（ 时间 ）并行技术。P86

4 衡量总线性能的重要指标是（ 总线带宽 ），它定义为总线本身所能 达到的最高传输速率，单位是（ MB/s ）。P185

5 在计算机术语中，将 ALU 控制器和（ ）存储器合在一起称为（ ）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（ 补码 ）表 示法，（ 移码 ）表示法。P19 - P21

7 广泛使用的（ SRAM ）和（ DRAM ）都是半导体随机读写存 储器。 前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和 （存储器带宽）。P67

9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转 移指令时（跳跃）寻址。P112

10 CPU 从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。