内容发布更新时间 : 2024/11/13 3:55:27星期一 下面是文章的全部内容请认真阅读。
Ⅲ.关中断 Ⅶ.A. B. C.
Ⅳ.
中
保恢
断
→ Ⅰ
Ⅳ
→
Ⅵ
→ Ⅴ
Ⅴ →
存复
返
→
Ⅴ →
Ⅱ
断现
→ →
Ⅵ
→
点 场 回 Ⅶ Ⅶ Ⅶ
Ⅴ.中断事件处理 Ⅵ.
Ⅰ→ Ⅲ Ⅲ
→
D. Ⅳ → Ⅰ→ Ⅴ → Ⅵ → Ⅶ
11.假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600×1200，颜色深度为24位，帧频为85Hz，显存总带宽的50%用来刷新屏幕，则需要的显存总带
A.245Mbps
宽
至
B.979Mbps C.1958Mbps
少
约
D.7834Mbps
为
2011年计算机组成原理真题
12．下列选项中，描述浮点数操作速度指标的是
A．MIPS
B．CPI
C．IPC
D．MFLOPS
解答：D。MFLOPS表示每秒百万次运算。
13．float型数据通常用IEEE 754单精度浮点数格式表示。若编译器将float型变量x分配在 一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是
A．C104 0000H B．C242 0000H C．C184 0000H D．C1C2 0000H 解答：A。x的二进制表示为-1000.01﹦-1.000 01×211 根据IEEE754标准隐藏最高位的 “1”，又E-127=3，所以E=130=1000 0010（2）数据存储为1位数符+8位阶码（含阶符）+23位 尾数。故FR1内容为1 10000 0010 0000 10000 0000 0000 0000 000 即1100 0001 0000 0100 0000 0000 0000 0000，即C104000H
14．下列各类存储器中，不采用随机存取方式的是
A．EPROM
B．CDROM
C．DRAM
D．SRAM
解答：B。光盘采用顺序存取方式。
15．某计算机存储器按字节编址主存地址空间大小为64MB现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是
A．22位
B．23位
C．25位
D．26位
解答：D。64MB的主存地址空间，故而MAR的寻址范围是64M，故而是26位。而实际的主存的空间不能代表MAR的位数。
16．偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中， 不属于偏移寻址方式的是 A．间接寻址
B．基址寻址
C．相对寻址
D．变址寻址
解答：A。间接寻址不需要寄存器，EA=(A)。基址寻址：EA=A+基址寄存器内同；相对寻址：EA﹦A+PC内容；变址寻址：EA﹦A+变址寄存器内容。
17．某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标 志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是
解答：C。无符号整数比较，如A>B，则A-B无进位/借位，也不为0。故而CF和ZF均为0。
18．下列给出的指令系统特点中，有利于实现指令流水线的是
Ⅰ. 指令格式规整且长度一致 Ⅱ．指令和数据按边界对齐存放 Ⅲ．只有Load/Store指令才能对操作数进行存储访问 A．仅Ⅰ、Ⅱ
B．仅Ⅱ、Ⅲ
C．仅Ⅰ、Ⅲ
D．Ⅰ、Ⅱ、Ⅲ
解答：D。指令定长、对齐、仅Load/Store指令访存，以上三个都是RISC的特征。均能够有效的简化流水线的复杂度。
19．假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执 行的叙述中，错误的是 A．每个指令周期中CPU都至少访问内存一次 B．每个指令周期一定大于或等于一个CPU时钟周期 C．空操作指令的指令周期中任何寄存器的内容都不会被改变 D．当前程序在每条指令执行结束时都可能被外部中断打断
20．在系统总线的数据线上，不可能传输的是 A．指令
B．操作数 C．握手（应答）信号 D．中断类型号
解答：C。握手（应答）信号在通信总线上传输。
21．某计算机有五级中断L4～L0，中断屏蔽字为M4M3M2M1M0，Mi=1（0≤i≤4）表示对Li级中断 进行屏蔽。若中断响应优先级从高到低的顺序是L4→L0→L2→L1→L3 ，则L1的中断处理程 序中设置的中断屏蔽字是
A．11110 B．01101 C．00011 D．01010
解答：D。高等级置0表示可被中断，比该等级低的置1表示不可被中断。 22．某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次 所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询 至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是
A．0.02% B．0.05% C．0.20% D．0.50%
解答：C。每秒200次查询，每次500个周期，则每秒最少200×500﹦10 0000个周期，100000÷50M=0.20%。
2012年计算机组成原理真题
12．假定基准程序 A 在某计算机上的运行时间为 100 秒，其中 90 秒为 CPU 时间，其余为 I/O 时间。若 CPU 速度提高 50%，I/O 速度不变，则运行基准程序 A 所耗费的时间是
A. 55 秒 B. 60 秒 C. 65 秒 D. 70 秒
13．假定编译器规定 int 和 short 类型长度占 32 位和 16 位，执行下列 C 语言语句
unsigned short x = 65530;
unsigned int y = x; 得到 y 的机器数为
A. 0000 7FFA B. 0000 FFFA C. FFFF 7FFA D. FFFF FFFA
14．float 类型（即 IEEE754 单精度浮点数格式）能表示的最大正整数是 A. 2126-2103 B. 2127-2104 C. 2127-2103 D.2128-2104
15．某计算机存储器按字节编址，采用小端方式存放数据。假定编译器规定 int 和 short 型长度分别为 32 位和 16 位，并且数据按边界对齐存储。某 C 语言程序段如下：
struct{ int a; char b; short c; } record; record.a=273;
若 record 变量的首地址为 0Xc008，则低至 0Xc008 中内容及 record.c 的地址分别为
A. 0x00、0xC00D B. 0x00、0xC00E C. 0x11、0xC00 D. 0x11、0xC00E
16．下列关于闪存（Flash Memory）的叙述中，错误的是 A. 信息可读可写，并且读、写速度一样快 B. 存储元由 MOS 管组成，是一种半导体存储器 C. 掉电后信息不丢失，是一种非易失性存储器 D. 采用随机访问方式，可替代计算机外部存储器
17．假设某计算机按字编址，Cache 有 4 个行，Cache 和主存之间交换的块为 1 个字。。若 Cache 的内容初始为空, 采用 2 路组相联映射方式和 LRU 替换算法。当访问的主存地址依次为 0,4,8,2,0,6,8,6,4,8 时，命中 Cache 的次数是 A. 1 B. 2 C. 3 D. 4
18．某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有 33 个微命令，构成 5 个互斥类，分别包含 7、3、12、5 和 6 个微命令，则操作控制字段至少有 A. 5 位 B. 6 位 C.15 位 D. 33 位
19．某同步总线的时钟频率为 100MHz，宽度为 32 位，地址/数据线复用，每传送一次地址或者数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输 128 位数据所需要的时间至少是 A. 20ns B. 40ns C. 50ns D. 80ns
20．下列关于 USB 总线特性的描述中，错误的是
A. 可实现外设的即插即用和热拔插 B. 可通过级联方式连接多台外设 C. 是一种通信总线，连接不同外设 D. 同时可传输 2 位数据，数据传输率高