内容发布更新时间 : 2024/4/28 21:05:29星期一 下面是文章的全部内容请认真阅读。

北京邮电大学数字电路实验报告

资料仅供参考

北京邮电大学

数字电路与逻辑设计实验

实验名称：

学

班

姓

学

实验报告

QuartusII原理图输入法设计与实现

院：北京邮电大学 级： 名： 号： 资料仅供参考

一． 实验名称和实验任务要求

实验名称：QuartusII原理图输入法设计与实现

实验目的：⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。 ⑵掌握QuartusII图形模块单元的生成与调用； ⑶熟悉实验板的使用。

实验任务要求：⑴掌握QuartusII的基础上，利用QuartusII用逻辑

门设计实现一个半加器，生成新的半加器图像模块。

⑵用实验内容（1）中生成的半加器模块以及逻辑门

实现一个全加器，仿真验证其功能，并能下载到实验板上进行测试，要求用拨码开关设定输入信号，发光二级管显示输出信号。

⑶用3线—8线译码器（74L138）和逻辑门实现要求

的函数：F?CBA?CBA?CBA?CBA,仿真验证 其功能，，并能下载到实验板上进行测试，要求用拨码开关设定输入信号，发光二级管显示输出信号。

二．设计思路和过程

半加器的设计实现过程：⑴半加器的应有两个输入值，两个输出值。

a表示加数，b表示被加数，s表示半加和，co表示向高位的进位。