内容发布更新时间 : 2024/12/26 14:07:11星期一 下面是文章的全部内容请认真阅读。

东华理工大学毕业设计（论文） 基于ARM9-S3C2410的核心板硬件设计

3．基于ARM9-S3C2410核心板的硬件设计

3.1 PROTEL 99 SE简介

Protel 99 SE是澳大利亚Protel Technology 公司推出的基于Windows平台下的EDA（Electronic Dedign Automation）电子辅助设计软件，采用设计库管理模式，可以进行联网设计，具有很强的数据交换能力和开放性及3D模拟功能，是一个32位的设计软件，可以完成电路原理图设计，印制电路板设计和可编程逻辑器件设计等工作，可以设计32个信号层，16个电源--地层和16个机加工层[4]。

Protel 99 SE为本核心板的设计提供了良好的开发环境，具有高效、快速、灵活的特点，有效地辅助了设计开发，操作便利，节约了制造成本，同时缩短了开发周期。是目前比较高效、灵活的EDA辅助工具。

3.2 核心板硬件规划图

通过以上的各方面的分析，收集整理资料，并不断进行更新信息，对于本设计有了较为清晰地整体认识。

如图3-1所示为核心板的整体规划设计图。

图3-1 核心板整体规划图

本图大致描绘出设计初期所预想的核心板所用的元器件及核心板的布局。

11

东华理工大学毕业设计（论文） 基于ARM9-S3C2410的核心板硬件设计

3.3 核心板硬件的芯片介绍

3.3.1 S3C2410简介

尺寸：14mm×14mm。 型号：S3C2410A。

此芯片的相关资料已经在第二章中说明，在此不再赘述。 3.3.2 电源芯片SPX1117简介

型号： SPX1117M-1.8用于1.8V供电； SPX1117M-3.3用于3.3V供电。

SPX1117为一个低功耗正向电压调节器，其可以用在一些小封装的低功耗设计中。SPX1117有很低的静态电流，在满负载时其低压差仅为1.1V。当输出电流减少时，静态电流随负载变化，并提高效率。SPX1117可调节，可以选择1.5V，1.8V，2.5V，2.85V，3.0V，3.3V及5V的输出电压。SPX1117芯片的引脚描述见表3-1。

表3-1 SPX1117芯片引脚描述

序号 1 2 3

引脚名称 GND VOUT VIN

地 输出电压 输入电压

功能描述

3.3.3 系统存储芯片简介

（1）型号：HY57V561620；尺寸：22mm×12mm。

SDRAM:Synchronous Dynamic Random Access Memory,同步动态随机存取存储器，同步是指Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。

HY57V56芯片引脚描述参见表3-2。

12

东华理工大学毕业设计（论文） 基于ARM9-S3C2410的核心板硬件设计

表3-2 SDRAM芯片引脚描述

序号 A1 A2

引脚名称 CLK CKE

A3 A4 A5 A6 A7

/CS BA0,BA1 A0~A12 /RAS,/CAS,/WE UDQM,LDQM

功能描述

系统时钟输入；在上升沿写入到SDRAM。

时钟有效；控制内部时钟信号。复位后，SDRAM的状态为掉电、悬空、刷新之一。

使能除CLK、CLE、UDQM、LDQM之外的所有输入。 L-BANK地址线。 行列地址线。

行/列地址选通脉冲/写启用。 高低地址输入/输出屏蔽；

在读模式控制输出缓冲器；在写模式下屏蔽输入的数据。

A8 A9 A10 A11

DQ0~DQ15 VDD/VSS VDDQ/VSSQ NC

数据I/O线；输入复用数据/输出引脚。 工作电压/相应的地。 DQ电压/相应的地。 未连接。

（2）型号：SST39VF1601；尺寸：20mm×12mm。 SST39VF1601芯片引脚描述参见表3-3。

表3-3 NOR Flash芯片引脚描述

序号 1

引脚符号、名称 A19~A0 地址输入

A2

DQ15~DQ0 数据输入/输出

A3

/CE 芯片使能

A4

/OE 输出使能

A5

/WE 写使能

A6

VDD 电源

13

功能描述

存储器地址。扇区擦除时，A19~ A11用来选择扇区。块擦除时，A19 ~A15用来选择块。

读周期内输出数据，写周期内输入数据。

写周期内数据内部锁存。/OE或/CE为高时输出为三态。 /CE为低时启动器件开始工作。

数据输出缓冲器的门控信号。

控制写操作。

供给电源电压：SST39VF160 为2.7~3.6V。

东华理工大学毕业设计（论文） 基于ARM9-S3C2410的核心板硬件设计

SST39VF1601是一个1M×16的CMOS多功能Flash器件，由SST特有的高性能SuperFlash技术制造而成。SST39VF1601是一个2MB的闪存，它写入电压范围从3.0V到3.6V，它写入一个字的时间为4us，为了表明数据写入是否完成，它使用标志位和数据投票方法。为了防止无意写入，芯片在硬件和软件方面都作了保护设计。芯片可进行10000次写入和擦除，并且写入的数据能保存100年以上的时间。同时该芯片以极低功耗工作。

SST39VF1601的读操作是通过nCE和nOE两个信号的结合操作来完成的。当这两个信号都是低电平有效。只要有一个是高电平，该芯片的数据总线都是呈高阻状态。

（3）型号：K9F1208；尺寸：20mm×12mm。

K9F1208是Samsung 公司生产的512 Mb(64M×8位)NAND Flash存储器。该存储器的工作电压为2.7~3.6 V，内部存储结构为528字节×32页×4 096块，页大小为528字节，块大小为(16 KB+512字节)；可实现程序自动擦写、页程序、块擦除、智能的读/写和擦除操作，一次可以读/写或者擦除4页或者块的内容，内部有命令寄存器。芯片K9F1208的引脚描述参见表3-4。

表3-4 K9F1208芯片引脚描述

序号 1 A2 A3 A4 A5 A6 A7 A8 A9 A10

引脚名称

功能描述

I/O0~I/O7 CLE ALE /CE /WE /RE /WP R/B VCC VSS

数据输入/输出 命令锁存使能 地址锁存使能

片选使能

写使能 读使能 写保护 读/忙输出 电源 地

K9F1208是地址、数据、控制总线共用，故只有8位I/O线。 现将NOR FLASH和NAND FLASH做对比如下。 结构：NOR Flash为并行，NAND Flash为串行。

总线：NOR Flash为分离的地址线和数据线，而NANDFlash为复用的。

14

东华理工大学毕业设计（论文） 基于ARM9-S3C2410的核心板硬件设计

尺寸：典型的NAND Flash尺寸为NOR Flash尺寸的1/8。

坏块：NAND器件中的坏块是随机分布的，需要对介质进行初始化扫描以发现坏块，并将坏块标记为不可用。

位交换：NAND Flash中发生的次数要比NOR Flash多，建议使用NAND闪存时，同时使用EDC/ECC算法。

NOR Flash是可在芯片内执行(XIP，eXecute In Place)，应用程序可以直接在FIash闪存内运行，不必再把代码读到系统RAM中；而NAND Flash则需I/O接口，因此使用时需要写入驱动程序。通过以上的分析和比较，NAND Flash更适合于大容量数据存储的嵌入式系统。本设计选用Samsung公司生产的NAND Flash存储器芯片K9F1208和NOR Flash存储器芯片SST39VF1601作为存储介质。 3.3.4 晶振芯片

主时钟源来自外部晶振或一个外部时钟。时钟发生器包括一个与外部晶振连接的振荡放大器，同时也有两个锁相环，用于产生S3C2410需要的高频率时钟[5]。

本设计的晶振为实时时钟发生晶振32.768KHz和32M晶振。

实时时钟（RTC）的特点：全时钟特性（毫秒、秒、分、时、日期、星期、月和年）；32，768KHz工作频率；具有报警中断；具有节拍中断。

本设计所选用芯片主要为贴片型，贴片型芯片有很大面积的引脚连接，可以很好地减小电容端的引线，由于它们有足够小的等效串联电阻（ESR）和等效串联电感（ESL），去耦效果比较好。

在整个核心板电路中较多的使用贴片电容，并且在PCB布线时缩短其引脚走线来进一步降低ESL和ESR，以满足数字电路工作时要求的电源低噪声和低纹波的要求。

PCB板上的电容，根据其使用功能，可分为去耦电容、旁路电容和储能电容三类。旁路电容的主要作用是产生一个交流分路，从而提高系统的配电质量，降低在印刷电路板上从元器件电源和地脚转移出不想要的共模射频能量，消去进入易感区的那些不需要的能量；去耦电容用来滤除高频器件在PCB电源或芯片电源引脚上引起的辐射电流，为器件提供一个局域化的直流通路，能降低印刷电路中的电流冲击的峰值，在减少电源和地平面上纹波、噪声和“毛刺”很有效果，原则上对抗噪能力弱、关断时电源变化大的器件的电源和地脚之间直接接入去耦电容；储能电容对减少数字电路芯片电源产生的辐射很有作用，可为芯片提供所需要的电流，并且将电流变化局限在较小的范围内。

15