内容发布更新时间 : 2024/11/21 0:35:51星期一 下面是文章的全部内容请认真阅读。

东华理工大学毕业设计（论文） 基于ARM9-S3C2410的核心板硬件设计

S3C2410的ADDR1引脚与SST39VF1601的A0引脚相连，不使用ADDR0引脚，其他地址依次相连即可。

另外，为了能够兼容使用更大容量的SST39VF3201、SST39VF6401芯片，把SST39VF1601的第10、13脚也连接到S3C2410的地址总线上。SST39VF1601的nRST引脚与系统复位信号nRESET相连接。

K9F1208是Samsung公司生产的512 Mb(64M×8位)NAND Flash存储器。该存储器的工作电压为2.7～3.6 V。

系统存储部分NAND Flash部分设计原理图如图3-6所示。

图3-6 NAND Flash部分原理图

K9F1208的I/O引脚直接与数据总线相连，通过数据总线发送地址、命令和数据。

3.4.4 总线驱动

电磁干扰（Electromagnetic Interference 简称EMI），是指电磁波与电子元件作用后而产生的干扰现象，有传导干扰和辐射干扰两种。传导干扰是指通过导电介质把一个电网络上的信号耦合(干扰)到另一个电网络。辐射干扰是指干扰源通过空间把其信号耦合(干扰)到另一个电网络，在高速PCB及系统设计中，高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，能发射电磁波并影响其他系统或本系统内其他子系统的正常工作。

21

东华理工大学毕业设计（论文） 基于ARM9-S3C2410的核心板硬件设计

为了提高系统的可靠性，一般都要在核心板与用户底板之间使用74LVC245芯片进行地址、数据及控制总线驱动（总线驱动前后信号网络标号分别为X、LX）。74LVC245的主要作用是：电平转换；总线隔离（一个高速的总线（50M以上）到处乱跑的话，其后果的很可怕的，使用它可以有效减少EMI，同时也不会由于一个外设的损坏而导致整个总线的瘫痪。）；增强总线的驱动能力；使地址、控制信号、数据等同步收发（防止因PCB布线时走线长短不均而造成数据收发错误）。

由于总线上的频率往往比较高，所以在地址总线、控制总线的输出端串接22?的小电阻能够使总线上的信号上升/下降变得较平滑，达到有效地抑制EMI的目的。

经过总线驱动后的总线信号，其网络标号没有“L”字符（第一个字符）。 本设计选择在用户底板上进行总线驱动而不是在核心板上，主要是由于在核心板上进行总线驱动一旦这一部分出错将导致整个核心板不能正常工作，而这部分排错较麻烦。

3.4.5 系统复位电路

由于ARM芯片的高速、低功耗、低工作电压导致其噪声容限低，对电源的纹波、瞬态响应性能、时钟源的稳定性、电源监控可靠性等诸多方面也提出了更高的要求。

系统复位电路设计原理图如图3-7所示。

图3-7 复位电路原理图

本核心板的复位电路设计采用内置EEPROM存储器的电源监控复位芯片CAT1025，以满足要求。

nRSTIN信号是由用户板输入的复位控制信号，用户板上可以将nRSTIN引脚接一个复位按键，用于手动复位。

22

东华理工大学毕业设计（论文） 基于ARM9-S3C2410的核心板硬件设计

nRESET信号为CAT1025输出的复位信号，此信号连接到S3C2410芯片的复位输入引脚上，实现系统复位控制。

nRSTOUT信号为复位信号输出，用户板上可以使用这个信号去复位某些芯片或电路。

CAT1025内置256字节EEPROM存储器，IIC总线接口，所以使用了S3C2410芯片的IIC总线接口与其连接。此处用了0欧姆电阻（可拆除可焊接加上的电阻位置），如果用户板上需要使用地址为0xA0的IIC器件，或者需要将I2CSDA、I2CSCL用作GPIO口，则可以将此0欧姆电阻拆除不连接。 3.4.6 系统时钟部分

S3C2410的主时钟由外部晶振或外部时钟提供，选择后可以生成3种时钟信号，分别是CPU使用的FCLK，AHB总线使用的PCLK。时钟管理模块同时拥有两个锁相环，一个称为MPLL，用于FCLK、HCLK和PCLK；另一个称为UPLL，用于USB设备。时钟控制逻辑决定了所使用的时钟源是采用MPLL作为FCLK还是采用外部时钟。

本设计中选择OM[3:2]均接地，即采用外部振荡器提供系统时钟，将外部时钟输入引脚EXTCLK接为高电平（3.3V），外部振荡器由12MHz晶振和2个15PF微调电容组成[9]。

振荡电路输出接到S3C2410的XTIpll，输入由XTOpll提供。晶振频率经S3C2410内部的锁相环倍频后最高可达203MHz，作为处理器的主时钟（FCLK）。。

系统时钟的晶振部分设计原理图如图3-8所示。

图3-8 晶振部分原理图

S3C2410具有一个独立时钟源、独立电源供电的RTC（实时时钟），所以要在XTOrtc、XTIrtc引脚接上32768Hz石英晶振。

23

东华理工大学毕业设计（论文） 基于ARM9-S3C2410的核心板硬件设计

3.5 核心板硬件的PCB图设计

3.5.1 核心板的PCB图

电路板也称PCB版，是印刷电路板电子板卡的基础，由若干层导体和绝缘体组成的平板。电路图纸上的线路都蚀刻在其上，然后焊接上元件。由于所有的元件都焊在电路板上，因此电路板的布局和布线是决定整个电路板性能的重要方面[10]。

印制电路板的设计过程： （1）规划电路板并设置参数； （2）引入网络表； （3）元件布局和调整；

（4）布局规则设置、自动布线与手工调整。 如图3-9所示为本设计核心板的PCB图。

图3-9 核心板PCB图

本核心板的PCB设计分层简介见表3-5。

24

东华理工大学毕业设计（论文） 基于ARM9-S3C2410的核心板硬件设计

表3-5 PCB板层规划

层号 1 2 3 4 5 6

层名称 TopLayer MidLayer1 MidLayer2 BottomLayer POWER GND

层作用 信号层 信号层 信号层 信号层

电源层（3.3V、1.8V）

地层

线条颜色 红 棕 绿 蓝 粉 青

3.5.2 核心板的PCB布局

合理的布局是PCB设计成功的第一步，是PCB布线的前提步骤。如图3-10所示为核心板的PCB布局。

图3-10 PCB布局图

在设计中PCB布局是一个重要的环节。布局结果的好坏直接影响布线的效果，对整个设计结果都会产生很大的影响，甚至于影响整个核心板的性能。

本设计的布局，先将两个接口的位置固定，以确定整个核心板的整体；再将ARM9核心放置于中间位置；然后按功能模块依次布局电源、SDRAM、NOR Flash、NAND Flash、晶振等各个部分；对整个布局进行微调。

其中起先要考虑PCB的整体尺寸大小，因为过大，则成本高、印刷线条长、阻抗增加，抗噪能力下降；而过小，则散热不好，邻近线条易受干扰。另，尤其注意

25