内容发布更新时间 : 2024/6/26 21:00:17星期一 下面是文章的全部内容请认真阅读。

专业：__电子信息工程__ 姓名：_____陈华杰_____ 实验报告

学号：______ 日期：___星期五上午___ 地点：应电楼303桌号2组 课程名称：_____FPGA实验______指导老师：__竺红卫/陈宏__成绩：__________________ 实验名称：___实验一：简单分频器的设计____实验类型：_FPGA实验_同组学生姓名：__

一、实验目的和要求（必填）

1. 熟悉 Xilinx ISE 软件，学会设计、仿真、综合和下载； 2. 熟悉实验板电路设定频率的方法。

二、实验内容和原理（必填） 实验内容：

根据实验板上晶振的输入频率 50MHz，如果直接用这么高的时钟频率来驱动 LED 的闪烁，人眼将无法分辨。因此本实验着重介绍如何通过分频计数器的方式将 50MHz 的输入频率降低为人眼可分辨的频率（10Hz 以下），并在实验板的 LED0~LED7上显示出来。

LED照片如下图：

实验原理：

实验板在滑动开关的上面有8 个独立的贴片LED。 LED 一端接地，另一端通过390 欧的限流电阻接到Spartan-3E 上。要点亮一个LED，向相应的控制位置输出高电位。

三、主要仪器设备（必填） 1. 电脑一台；

2. 实验板一块，XilinxSpartan-3E； 3. 实验板电源一只；

4. 实验板连接电脑的下载线一根。

四、实验步骤和现象

1.新建Project和Verilog Module

打开电脑桌面上的 Xilinx ISE14.1 软件，选择 project→new project 建立新项目,输入 project name。

第1页，共17页

核对选择 Spartan3E 和 XC3S500E 和 FG320 的封装形式。

跳出下面的选择框。

第2页，共17页

选择 New Source，并在下面的选择框中选 Verilog Module,填写刚才的 new project name。

跳出下面的选择框。点击 NEXT。

第3页，共17页