内容发布更新时间 : 2024/5/28 3:58:14星期一 下面是文章的全部内容请认真阅读。

CS3

CS2 CS1 CS0 A13~A0

/WE(2) 设存储器读/写周期为0.5us，CPU在1us内至少要访问一次。 试问：采用哪种刷新方式比较合理？ 两次刷新的最大时间间隔是多少？ 对全部存储单元刷新一遍所需的实际刷新时间是多少？

? 由于16K×8位的DRAM芯片内部用128×(128×8)的矩阵构成 若采用集中刷新，则有128行× 0.5us=64us的死时间，不合适； 若采用分散刷新，则每访存一次需要1us，也不合适； 所以采用异步式刷新方式。

? 刷新时，由于每次刷新存储矩阵的1行 因此，刷新间隔为：2ms/128 = 0.ms=15.625us，

? 如果取15.6us作为实际的刷新间隔，则刷新一遍实际所用时间为： 15.6us×128＝1996.8us=1.9968ms

3.4 (3) 采用异步刷新方式，如单元刷新间隔不超过8ms，则刷新信号周期是多少？

? 刷新信号周期：存储芯片刷新一行的时间间隔；

? 128K×8的DRAM芯片，行地址为9位，因此，共29=512行； ? 异步刷新方式：在一个刷新周期分散地刷新所有行； 则刷新信号周期=8ms/512= 15.5us

3.6 用32K×8位的EPROM芯片组成128K×16位的只读存储器，试问：

（1）数据寄存器多少位？ 因为系统数据总线为16位，所以数据寄存器16位 （2）地址寄存器多少位？ 因为存储器容量为128K，需系统地址总线17位， 所以地址寄存器17位

（3）共需多少个EPROM芯片？ 所需芯片总数： (128K/32K)×(16/8)=8片

D0~D7

3.9 CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，

已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。

? 命中率： h=Nc/(Nc+Nm)=2420/(2420+80)=0.968 ? 主存与Cache的速度倍率：

r=tm/tc=240ns/40ns=6

? 访问效率： e=1/(r+(1-r)h)=1/(6+(1-6)×0.968)=86.2%

? 平均访问时间： ta=tc/e=40ns/0.862=46.4ns

3.10 已知cache存储周期40ns，主存存储周期200ns，cache/主存系统平均访问时间为50ns，求cache的命中率是多少？ 由 ta = htc+(1-h)tm，可得

t?t50?200h?am??93.75%

tc?tm40?200

4-1 ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？

答：不合理。 一般，存储字长和指令字长最好均是字节的整数倍，以便于从内存单元中存取和有效地利用存储空间。 因此，将指令字长设计为16位比较合适。

4-2. 假设某计算机指令长度为20位，具有双操作数，单操作，无操作数三类指令形式，每个操作数地址规定用六位表示。若现已设计出m条双操作数指令，n条无操作数指令，问：

(1) 若操作码字段固定为8位，则最多可设计出多少条单操作数指令？ 答： 单操作数指令条数：28-m-n条

(2) 若操作码字段长度可变，则最多可设计出多少条单操作数指令？ 答：设单操作数指令条数为k条， 则[ (28-m) ×26 –k] ×26 ≥ n， 即k ≤(28-m) ×26 –n/ 26

4-6 一种单地址指令格式如下所示，R变址寄存器，R1基址寄存器，PC程序计数器，填写下列寻址方式 寻址方式 直接寻址 相对寻址 变址寻址 基址寻址 间接寻址 基址间接寻址 I 0 0 0 0 1 1 X 00 01 10 11 00 11 有效地址E E=D E=(PC)+D E=(R)+D E=(R1)+D E=(D) E=((R1)+D) 4-9 某机字长为32位，CPU中有16个32位通用寄存器，设计一种能容纳64种操作的指令系统，如果采用通用寄存器作为基址寄存器，则RS型指令的最大存储空间是多少？ 64种操作?操作码占6位；

16个通用寄存器?一个操作数和基址寄存器各占4位； 单字长指令?形式地址占18位； 存储单元的地址E ＝（R1）＋D， 由于R1为32位，因此可寻址的最大存储空间为232 = 4GB。 注意不是232+218

4-12 根据操作数所在的位置，指出其寻址方式。

1. 操作数在寄存器中，为 寄存器 寻址方式；

2. 操作地址在寄存器，为 寄存器间接 寻址方式； 3. 操作数在指令中，为 立即数 寻址方式；

4. 操作数地址（主存）在指令中，为 直接寻址 方式；

5. 操作数的地址为某一寄存器内容与位移量之和，可以是

相对 基址 变址寻址方式；

（1）保存当前正在执行的指令的寄存器是（IR）指令寄存器；

（2）保存当前正在被执行的指令地址的寄存器是（AR）地址寄存器；

（3）算术逻辑运算结果通常放在（DR）数据寄存器和（AC）累加寄存器。 5-6 假设某机器有80条指令，平均每条指令有4条微指令组成，其中有一条取值微指令是所有指令公用的，已知微指令长度为32位，请估算控制存储器容量。 解： 微指令的数目为80×3+1=241条； 微指令字长为32/8=4字节； 故，控制存储器的容量为 241×4=964字节

5-12 今有4级流水线，分别完成取指、指令译码并取数、运算、送结果四步操作。假设完成各步操作的时间依次为100ns、100ns、80ns、50ns。请问： (1)流水线的操作周期应设计为多少？ 流水线的操作周期应按各步操作的最大时间来考虑，即流水线时钟周期性 ，故取100ns。

(2)若相邻两条指令发生数据相关，硬件上不采取措施，那么第2条指令要推迟多少时间进行？ 遇到数据相关时，就停顿第2条指令的执行；

直到前面指令的结果已经产生，因此至少需要延迟2个时钟周期。 (3)如果再硬件设计上加以改进，至少需推迟多少时间？ 如采用专用通路技术，就可使流水线不发生停顿。 6-1 比较单总线、双总线、三总线结构的性能特点。

? 单总线结构

? 连接：

采用一组总线（系统总线）连接整个计算机系统的各大功能部件，所有的信息传送都通过这组总线。 ? 优点：

允许各功能部件之间直接交换信息；系统扩充容易。 ? 缺点：

系统总线的负载很重。

? 双总线结构

? 连接：

系统总线连接CPU、主存、和I/O设备；存储总线连接CPU和主存。 ? 特点：

保持单总线结构优点的基础上，减轻了CPU的负担； 但增加了硬件的成本和复杂度。

? 三总线结构

? 连接：

系统总线负责连接CPU、主存、I/O通道；存储总线负责连接CPU与主存；I/O总线负责连接各I/O适配器。 ? 特点：

设置了通道，对外设进行统一的管理，分担了CPU的工作。 提高了CPU工作效率，同时也最大限度的提高外设的工作速度。 但硬件成本进一步增加。

6-20、某总线在一个总线周期中并行传送8个字节的信息，假设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz，总线带宽是多少？

总线带宽Dr ＝一个总线周期传送的字节数D÷总线周期T ＝一个总线周期传送的字节数D×总线时钟频率f ＝ 8×70M＝560MB/s

7-7、 某磁盘存储器转速为3000转/分，共有4个记录面，每毫米5道，每道记录信息为12288B，最小磁道直径为230mm，共有275道。问： （1）磁盘存储器的存储容量是多少？ 每道记录信息容量 = 12288字节 每个记录面信息容量 = 275×12288字节 共有4个记录面 所以磁盘组总容量为 ：4 ×275×12288字节 = 字节 （2）最高位密度与最低位密度是多少？ 最高位密度D1，即最内层磁道的位密度（R1 =115mm） D1 = 12288字节 /（ 2πR1） = 17字节 / mm 最低位密度D2 ，即最外层磁道的位密度（R2） R2 = R1 + （275 ÷ 5） = 115 + 55 = 170mm D2 = 12288字节 / （2πR2） = 11.5 字节 / mm （3）磁盘数据传输率是多少？ 磁盘传输率 C =盘片转速 r × 道容量 N 盘片转速 r = 3000 / 60 = 50 周 / 秒 道容量 N = 12288字节（每道信息容量） C = r · N = 50 × 12288 = 字节 / 秒 （4）平均等待时间是多少？ 平均等待时间 = （1/2）* 1/r = （1 /2）* (1/50) = 10毫秒

7-8、已知某磁盘存储器的转速为2400转/分，每个记录面道数为200道，平均找道时间为60ms，每道存储容量为96Kbit，求磁盘的存取时间与数据传播率。 答：

存取时间＝平均找道时间＋平均等待时间

1 60 ? ? * m60 * 1000 ? 72 . 5

2 2400

2400

Dr ? 96 * 60

数据传播率Dr＝rN，r为磁盘转速，N为每道容量

7-10、软盘驱动器使用双面双密度软盘，每面80道，每道15扇区，每个扇区存储512B。已知磁盘转速为360转/分，假设找道时间为10~ 40ms，今写入4096B，平均需要多少时间？最长时间是多少？

答：360转/分 = 60转/秒 = 60道/秒

数据传输率Dr =60道/秒×15扇区/道×512B/扇区 = B/秒

写入4096B需时： 所以，平均需时=平均找道时间+平均等待时间+数据读取时间

=[(10+40)/2]ms+(1/2)*(1000/60) ms+8.9ms = 25ms+8.3ms+8.9ms=42.2ms 最长需时：40ms+1000/60+8.9ms =40+16.7+ 8.9=65.6ms

8-13 Pentium系统有两类中断源：①由CPU外部的硬件信号引发的称为外部中断，它分为可屏蔽中断 和非屏蔽中断；②由指令引发的称为异常中断，其中一种是执行异常，另一种是指令中断。

8-16、比较通道、DMA、中断三种基本I/O方式的异同点。

? 通道方式

利用通道来管理外设的工作，可以实现对外设的统一管理和外设与内存之间的数据传送，减轻了CPU的负担，大大提高了CPU的工作效率。 ? DMA方式

需要硬件DMAC的控制管理主存与高速外设之间大批数据交换； 数据传送速度很高，传送速率仅受到内存访问时间的限制。 ? 中断方式

一般适用于随机出现的慢速外设的数据传送服务；

一旦提出请求应立即进行，节省了CPU的时间开销，但硬件结构稍复杂一些。

? 3840 Kbit / s