内容发布更新时间 : 2024/7/1 21:34:53星期一 下面是文章的全部内容请认真阅读。

时计数器原理

74LS 160其清零方式通常称为“ 异步清零 ”，即只要 清零端有效，不管有无时钟信号，输出端立即为 0。

译码显示电路

用译码器74LS48对计数结果进行译码，译码后在共阴极数码管上显示。

6

3.2.3器件说明

74LS163结构图 74LS160结构图

7

74LS160管脚图

3.3时间校对电路

3.3.1 模块电路及参数计算

用555输出信号加至分，时计时器使其快速计数 3.3.2工作原理和功能说明

将所需要校对的时或分计数电路的脉冲输入端切换到秒信号，使用快脉冲计数，到达标准时间后再切换回正确的输入信号。

3.3器件说明

3.4闹钟电路设计

3.4.1模块电路及参数计算

3.4.2 工作原理和功能说明

3号端口为输出端，在此拉出一根导线作校时用 利用译码器将时计数器输出进行译码，在译码输出处通过跳线设置起闹点。

3.4.4 器件说明

8

9

单稳态触发器: 输出端只有一个稳定状态, 另一个状态则是暂稳态。加入触发信号后，它可以由稳定状态转入暂稳态，经过一定时间以后，它又会自动返回原来的稳定状态。

10