内容发布更新时间 : 2024/12/23 3:30:40星期一 下面是文章的全部内容请认真阅读。

EDA总结知识点：

第一章

1.1.1EDA的定义: 是电子设计自动化（Electrion Design Automation)的缩写，是90年代初，从计算机计算机辅助设计CAD，计算机辅助制造CAM，计算机辅助测试CAT和计算机辅助工程（CAE）的概念发展起来的。

狭义EDA和广义EDA，本书我们主要研究的是狭义的EDA。

狭义EDA：以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真等等一系列的工作，最终形成集成电子系统或专用集成芯片的新技术。也称为：IES/ASIC自动设计技术。

广义的EDA：包括狭义的EDA，还包括计算机辅助分析CAA技术（PSPICE, EWB，MATLAB),印刷电路版计算机辅助设计pcb-cad技术（例如：protel,orcad),因为广义的EDA技术中，CAA技术和pcb-cad技术不具备逻辑综合和逻辑适配等功能，因此我们不能称之为真正意义上的EDA技术，称为现代电子设计技术更好。

利用EDA技术进行电子系统的设计，具有以下特点： （1）用软件的方式设计硬件

（2）用软件方式设计的系统到硬件系统的转换是由有关的开发软件完成 （3）设计过程中可用有关软件进行各种仿真； （4）系统可现场编程，在线升级；

（5）整个系统可集成在一个芯片上，体积小、功耗低、可靠性高； EDA技术进入21世纪后得到了更大的发展，主要表现在：

1）使得电子设计成果以自主知识产权的方式得以明确表达和确认成为可能； 2）在仿真和设计两个方面支持标准语言的功能强大的EDA软件不断推出；

3）电子技术领域全方位融入EDA领域，例如：软件无线电的迅速崛起，模拟电路系统硬件描述语言的表达和设计的标准化，系统可编程模拟器件的出现等

4）电子领域各学科的界限更加模糊，互为包容:模拟与数字，软件与硬件、系统与器件、ASIC与FPGA、行为与结构等。

5）更大规模的FPGA/CPLD器件的不断推出；

6）用于ASIC设计的标准单元的推出，该标准单元已涵盖大规模电子系统以及复杂IP模块（硬件设计包）。

7）软硬件IP核在电子行业的产业领域得到进一步的确认。 8）soc高效低成本设计技术的成熟； 9）系统级行为验证硬件描述语言的出现，使得复杂电子系统的设计和验证变简单。 10）在FPGA上实现DSP的应用； 11）嵌入式处理器软核的成熟；

1、3 硬件描述语言：主要包括：VHDL Verilog HDL System Verilog System C

VHDl语言具有很强的电路描述和建模能力

VHDl语言具有与具体硬件电路无关和与设计平台无关的优点 主要的描述设计方法：

1）自顶向下 2）自底向上 3）混合方法。

综合器在接受VHDL程序并准备对其综合前，必须获得与最终实现设计电路硬件特征相关的工艺库的信息，以及获得优化综合的约束条件。主要的约束条件有：

设计规则 时间约束 面积约束

通常我们要求时间约束的优先级高于面积约束。 本图可能出简答题：

传统的电子设计方法主要采用手工设计，主要缺点： 1）复杂电路的设计调试困难 2）查找和修改错误不便

3)不易管理设计过程中的大量文档

4)设计实现过程与具体的生产工艺直接相关，可移植性差； 5）只有设计出样机和‘生产出芯片才可以实测 EDA技术的优点：

1）采用硬件描述语言作为设计输入，具有保证设计过程中的正确性，可以降低设计成本，缩短设计周期。

2）库的引入

3）设计文档的管理

4）强大的系统建模、电路仿真功能。 5）具有自主知识产权 6）开发技术的标准化

6）开发技术的标准化，规范化和IP核的可重用性。设计语言的标准化，不会由于设计对象的不同而改变；EDA软件平台支持任何标准化的设计语言；设计成果的通用性，良好的可移植性和可测性。

7）适用于高效率大规模系统设计的自顶向下设计方案 8）全方位利用计算机自动设计仿真和测试 9）对于设计者的硬件知识和硬件经验要求较低

10）与以CPU为主的电路系统相比较，EDA技术具有更好的高速性能。 11）纯硬件系统的高可靠性 1.7 EDA设计流程

图形输入通常包括原理图输入、状态图输入和波形图输入三种常用方法。 适配所选定的目标器件（FPGA/CPLD芯片）必须属于原综合器指定的目标器件系列。通常，EDA软件中的综合器可由专业的第三方EDA公司提供，而适配器则需由PPGA/CPLD供应商提供。因为适配器的适配对象直接与器件的结构细节相对应。

时序仿真的仿真文件必须来自针对具体器件的综合器与适配器。 功能仿真过程不涉及任何具体器件的硬件特性

FPGA与CPLD的辨别和分类主要是根据其结构特点和工作原理。通常的分类方法是： （1）以乘积项结构方式构成逻辑行为的器件称为CPLD，如LATTICE ISPLSI的系列、XILINX的XC9500系列、ALTERA的MAX7000S系列和LATTICE的MACH系列等。

以查表法结构方式构成逻辑行为器件称为FPGA，XILINX的SPARTAN、ALTERA的FLEX10K、ACEXIK或CYCLONE系列等。

EDA工具大致可以分为如下五个模块：设计输入编辑器。HDL综合器。仿真器。适配器（或布局布线器）。下载器。

IP：知识产权核或者知识产权模块。 IP分为软IP，固IP和硬IP

软IP--用VHDL等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。

固IP--完成了综合的功能块。

硬IP--供设计的最终阶段产品--掩膜