Cadence allegro菜单解释 下载本文

内容发布更新时间 : 2024/12/25 23:19:26星期一 下面是文章的全部内容请认真阅读。

我们可以自己添加text的代号,点add命令即可。我们也可以不添加,直接修改默认的text代号的大小,然后来应用,或者用change命令来改变即可。

grids

设置格点大小。

上图显示的就是5的格点,如果我们设置25的格点我们一般在all etch里面的x和y分别输入25,然后点ok就设置了25的格点。

subclasses

该命令很少用,子目录菜单,可以增加删除子目录。

点左边的方型按钮可以添加或者删除该目录的子目录。

cross-section

层叠设置命令,可以手动设置层叠。

上图,最上面的physical thickness 显示的是单板的厚度。 中间的就是核心内容了就是用来设置层叠了,比较有规律,大家可以仔细看下,多手动设置下就明白了,最后边一栏的positive是显示正片层,那么negative显示的就是负片层。 materials

介质材料,一般不设置。

vias

过孔设置,该命令很少用,一般我们都用constraints在设置规则的时候设置过孔。 constraints

规则限制设置,包括物理规则和空间规则,详细请参见: http://www.pcberhome.cn/space-2-do-blog-id-13.html electrical constraint spreadsheet

电气规则设置命令。常用来分配差分线,分组并设置组内规则等。 具体方法以后会专门写。 DFA constraint spreadsheet 该命令不常用,略。 property definitios 特性定义,不常用,略。 define lists

线网定义,不常用,在仿真的时候需要该设置。 areas

区域设定,以下是所有的区域,解释一下。

package keepin区域内可放置封装 package keepout不可放置封区域内装

package height封装高度,建库的时候需要设置封装高度。

route keepin区域内可布线,该区域必须要有,具体如何画route keepin可参考:http://www.pcberhome.cn/space-2-do-blog-id-6.html route keepout区域内不可布线 wire keepout 该区域部常用,略 via keepout 区域内不可设置过孔 probe keepout区域内不可设置探针 gloss keepout区域内不可优化布线