内容发布更新时间 : 2024/11/8 0:31:02星期一 下面是文章的全部内容请认真阅读。
24. 源/漏极(source/drain)的形成步骤可分为那些?
答：①LDD的离子注入（Implant）；
②Spacer的形成；
③N+/P+IMP高浓度源/漏极(S/D)注入及快速热处理(RTA：Rapid Thermal Anneal)。
25. LDD是什幺的缩写? 用途为何?
答：LDD: Lightly Doped Drain. LDD是使用较低浓度的源/漏极, 以防止组件产生热载子效应的一项工艺。
①②LDD离子植入PN-WellPPN-WellP
③形成Spacer④N+/P+高浓度离子植入PN-WellPP+N-WellP+26. 何谓 Hot carrier effect (热载流子效应)?
答：在线寛小于0.5um以下时, 因为源/漏极间的高浓度所产生的高电场,
导致载流子在移动时被加速产生热载子效应, 此热载子效应会对gate oxide造成破坏, 造成组件损伤。
27. 何谓Spacer? Spacer蚀刻时要注意哪些地方？
答：在栅极(Poly)的两旁用dielectric（介电质）形成的侧壁，主要由 Ox/SiN/Ox组成。蚀刻spacer 时要注意其CD大小，profile(剖面轮廓)，
及remain oxide(残留氧化层的厚度) 28. Spacer的主要功能?
答：①使高浓度的源/漏极与栅极间产生一段LDD区域; ②作为Contact Etch时栅极的保护层。
29. 为何在离子注入后, 需要热处理( Thermal Anneal)的工艺?
答：①为恢复经离子注入后造成的芯片表面损伤; ②使注入离子扩散至适当的深度;
③使注入离子移动到适当的晶格位置。 30. SAB是什幺的缩写? 目的为何？
答：SAB：Salicide block, 用于保护硅片表面，在RPO (Resist Protect Oxide)
的保护下硅片不与其它Ti, Co形成硅化物(salicide)
31. 简单说明SAB工艺的流层中要注意哪些?
答：①SAB 光刻后（photo），刻蚀后(etch)的图案（特别是小块区域）。要
确定有完整的包覆（block）住必需被包覆（block）的地方。
②remain oxide (残留氧化层的厚度)。
32. 何谓硅化物( salicide)?
答：Si 与 Ti 或 Co 形成 TiSix 或 CoSix, 一般来说是用来降低接触电阻
值（Rs, Rc）。 33. 硅化物(salicide)的形成步骤主要可分为哪些? 答：①Co(或Ti)+TiN的沉积；
②第一次RTA（快速热处理）来形成Salicide。
③将未反应的Co(Ti)以化学酸去除。
④第二次RTA (用来形成Ti的晶相转化, 降低其阻值)。 34. MOS器件的主要特性是什幺？
答：它主要是通过栅极电压（Vg）来控制源，漏极(S/D)之间电流，实现其
开关特性。
35. 我们一般用哪些参数来评价device的特性？
答：主要有Idsat、Ioff、Vt、Vbk(breakdown)、Rs、Rc；一般要求Idsat、 Vbk (breakdown)值尽量大， Ioff、Rc尽量小，Vt、Rs尽量接近设计
值. 36. 什幺是Idsat?Idsat 代表什幺意义？
答：饱和电流。也就是在栅压(Vg)一定时，源/漏(Source/Drain)之间流动的
最大电流.
37. 在工艺制作过程中哪些工艺可以影响到Idsat?
答：Poly CD(多晶硅尺寸)、Gate oxide Thk(栅氧化层厚度)、AA(有源区)
宽度、Vt imp.条件、LDD imp.条件、N+/P+ imp. 条件。 38. 什幺是Vt? Vt 代表什幺意义？
答：阈值电压（Threshold Voltage），就是产生强反转所需的最小电压。当 栅极电压Vg 便产生导电沟道，MOS处于开的状态。 39. 在工艺制作过程中哪些工艺可以影响到Vt? 答：Poly CD、Gate oxide Thk. (栅氧化层厚度)、AA(有源区)宽度及Vt imp. 条件。 40. 什幺是Ioff? Ioff小有什幺好处 答：关态电流，Vg=0时的源、漏级之间的电流，一般要求此电流值越小越 好。Ioff越小, 表示栅极的控制能力愈好, 可以避免不必要的漏电流(省 电)。 41. 什幺是 device breakdown voltage? 答：指崩溃电压（击穿电压），在 Vg=Vs=0时，Vd所能承受的最大电压， 当Vd大于此电压时，源、漏之间形成导电沟道而不受栅压的影响。 在器件越做越小的情况下，这种情形会将会越来越严重。 42. 何谓ILD? IMD? 其目的为何？ 答： ILD ：Inter Layer Dielectric, 是用来做device 与 第一层metal 的 隔离（isolation），而IMD：Inter Metal Dielectric，是用来做metal 与 metal 的隔离（isolation）.要注意ILD及IMD在CMP后的厚度控制。 IMD Metal-1 CT 43. 一般介电层ILD的形成由那些层次组成？ 答：① SiON层沉积(用来避免上层B,P渗入器件)； ② BPSG（掺有硼、磷的硅玻璃）层沉积； ③ PETEOS（等离子体增强正硅酸乙脂）层沉积； 最后再经ILD Oxide CMP(SiO2的化学机械研磨)来做平坦化。 44. 一般介电层IMD的形成由那些层次组成？ 答：① SRO层沉积(用来避免上层的氟离子往下渗入器件)； ② HDP-FSG（掺有氟离子的硅玻璃）层沉积; ③ PE-FSG（等离子体增强,掺有氟离子的硅玻璃）层沉积； 使用FSG的目的是用来降低dielectric k值, 减低金属层间的寄生电容。 最后再经IMD Oxide CMP(SiO2的化学机械研磨)来做平坦化。 45. 简单说明Contact(CT)的形成步骤有那些? 答：Contact是指器件与金属线连接部分，分布在poly、AA上。 ① Contact的Photo（光刻）； ② Contact的Etch及光刻胶去除(ash & PR strip)； ③ Glue layer（粘合层）的沉积； ④ CVD W（钨）的沉积 ⑤ W-CMP 。 46. Glue layer（粘合层）的沉积所处的位置、成分、薄膜沉积方法是什幺？ 答：因为W较难附着在Salicide上,所以必须先沉积只Glue layer再沉积W Glue layer是为了增强粘合性而加入的一层。主要在salicide与W(CT)、W(VIA)与metal之间, 其成分为Ti和TiN, 分别采用PVD 和CVD方式制作。 47. 为何各金属层之间的连接大多都是采用CVD的W-plug(钨插塞)? 答：① 因为W有较低的电阻； ② W有较佳的step coverage(阶梯覆盖能力)。 48. 一般金属层(metal layer)的形成工艺是采用哪种方式?大致可分为那些步骤? 答：① PVD (物理气相淀积) Metal film 沉积 ② 光刻(Photo)及图形的形成； ③ Metal film etch 及plasma(等离子体)清洗（此步驺为连序工艺，在同 一个机台内完成，其目的在避免金属腐蚀） ④ Solvent光刻胶去除。 49. Top metal和inter metal的厚度，线宽有何不同? 答：Top metal通常要比inter metal厚得多，0.18um工艺中inter metal为4KA, 而top metal要8KA.主要是因为top metal直接与外部电路相接，所承受 负载较大。一般top metal 的线宽也比 inter metal宽些。 50. 在量测Contact /Via（是指metal与metal之间的连接）的接触窗开的好不好时, 我们是利用什幺电性参数来得知的? 答：通过Contact 或Via的 Rc值，Rc值越高，代表接触窗的电阻越大, 一 般来说我们希望Rc 是越小越好的。 51. 什幺是Rc? Rc代表什幺意义？ 答：接触窗电阻，具体指金属和半导体（contact）或金属和金属(via)，在相 接触时在节处所形成的电阻，一般要求此电阻越小越好。 52. 影响Contact (CT) Rc的主要原因可能有哪些? 答：①ILD CMP 的厚度是否异常； ②CT 的CD大小； ③CT 的刻蚀过程是否正常； ④接触底材的质量或浓度（Salicide，non-salicide)； ⑤CT的glue layer（粘合层）形成； ⑥CT的W-plug。 53. 在量测Poly/metal导线的特性时, 是利用什幺电性参数得知? 答：可由电性量测所得的spacing & Rs 值来表现导线是否异常。 54. 什幺是spacing?如何量测? 答：在电性测量中，给一条线(poly or metal)加一定电压，测量与此线相邻但 不相交的另外一线的电流，此电流越小越好。当电流偏大时代表导线间 可能发生短路的现象。 55. 什幺是 Rs? 答：片电阻（单位面积、单位长度的电阻），用来量测导线的导电情况如何。 一般可以量测的为 AA(N+,P+), poly & metal. 56. 影响Rs有那些工艺? 答：① 导线line（AA, poly & metal）的尺寸大小。(CD=critical dimension) ② 导线line（poly & metal）的厚度。 ③ 导线line (AA, poly & metal) 的本身电导性。（在AA, poly line 时可 能为注入离子的剂量有关） 57. 一般护层的结构是由哪三层组成? 答：① HDP Oxide(高浓度等离子体二氧化硅) ② SRO Oxide（Silicon rich oxygen富氧二氧化硅） ③ SiN Oxide 58. 护层的功能是什幺? 答：使用oxide或SiN层, 用来保护下层的线路，以避免与外界的水汽、空气 相接触而造成电路损害。 59. Alloy 的目的为何?