内容发布更新时间 : 2024/7/3 15:56:53星期一 下面是文章的全部内容请认真阅读。

WORD格式-精品资料分享

计算机组成与结构课后习题及部分答案

第1章 计算机系统概述

1. 概述计算机发展经过了哪几代？ 2. 计算机由那些部分组成？ 3. 计算机有哪些分类方法

4. 计算机硬件系统的性能指标有哪些？ 5. 冯诺依曼计算机的主要设计思想是什么？ 6. 什么是机器字长？它对计算机性能有何影响？ 7. 计算机的工作过程是怎样的？ 8. 计算机的应用领域有哪些？

9. 从第三代计算机开始， C 技术出现并得到发展

A.电子管 B.晶体管 C.集成电路 D. CPU 10. 冯诺依曼计算机中指令和数据都采用 D 表示。

A.十进制 B.八进制 C.十六进制 D.二进制 11. 冯·诺依曼计算机工作的基本方式的特点是 B 。

A.多指令流单数据流 C.堆栈操作

B.按地址访问并顺序执行指令 D.存储器按内容选择地址

12. 对于一个给定的程序，IN表示执行程序中的指令总数，tCPU表示执行该程序所需CPU

时间，T为时钟周期，f为时钟频率(T的倒数)，Nc为CPU时钟周期数。设CPI表示每条指令的平均时钟周期数，MIPS表示CPU每秒钟执行的百万条指令数，请写出如下四种参数的表达式：

(1) tCPU (2) CPI (3) MIPS (4) Nc

答：(1) tCPU=Nc×T

(2) CPI=Nc/IN

(3) MIPS=IN/ (tCPU×106) = IN/ (Nc×T×106)

第2章 数据的表示和运算

1. 在定点二进制运算器中，减法运算一般是通过 D 来实现。

A.原码运算的二进制减法器 B.补码运算的二进制减法器 C.原码运算的十进制加法器 D.补码运算的二进制加法器

2. 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是 D

A .11001011 B .11010110 C.11000001 D.11001001 3. 已知X为整数，且[X]补=10011011，则X的十进制数值是 B 。

A. +155 A.原码

B.-101 B.补码

C.-155 C.移码

D. +101 D.反码

4. 在机器数 B C 中，零的表示是唯一的。

5. IEEE754标准32位浮点数格式中，符号位为1位，阶码为8位，它所能表示的最大

规格化正数为 A 。 A. +(2-2-23)×2+127

B.+(1-2-23)×2+127

-

C. +(2-2-23)×2+225 D.2+127-2-23

WORD格式-精品资料分享

6. 某机字长32位，其中1位为符号位，31位表示尾数。若用定点小数表示，则最大正

小数为 B 。 A.+(1-2-32)

B.+(1-2-31)

C.2-32

D.2-31

7. 两浮点数相加，求X+Y。

已知：X=2010·0.11011011, Y=2100·(-0.10101100)

8. 补码一位乘法：设X=-0.1101，Y=0.1011，求［X·Y］补

9. 设机器字长16位。定点表示时，数值位15位，符号位1位；浮点表示时，阶码6

位，其中阶符1位；尾数10位，其中数符1位；阶码的基数为2。试求; (1)定点原码整数表示时，最大正数、最小负数各为多少？ (2)定点原码小数表示时，最大正数、最小负数各为多少？ (3)浮点原码表示时，最大浮点数和最小浮点数各为多少? 10. 写出下列各二进制数的原码、补码和反码。 0.1010；0；-0；-0.1010；0.1111；-0.0100。

11. 设计用若干个全加器和若干个与门、或门实现的8421码十进制加法器单元。 12. 设有16个信息位，若果采用海明检验，至少需要设置多少个校验位？应放在哪些位

置？

答：需5个检验位，应放在从低到高的第1、2、4、8、16位上

13. X=-0.0100，Y=0.1111用加减交替法原码一位除计算X/Y的商和余数？若用加减交替

法补码一位除结果是多少？

第3章 存储器层次结构

1. 存储单元是指___ B __。

A.存放一个二进制信息位的存贮元 B.存放一个机器字的所有存贮元的集合 C.存放一个字节的所有存贮元的集合 D.存放两个字节的所有存贮元的集合 2. 微型计算机系统中，操作系统保存在硬盘上，其主存储器应该采用__ A ___。 A.RAM

B. ROM

C.RAM和ROM C.存放数据和程序

D.CCP D.存放微程序

3. 主存储器是计算机系统的记忆设备，它主要用来__ C ___。 A.存放数据

B.存放程序

4. 某计算机主存容量为64KB，其中ROM区为8KB，其余为RAM区，按字节编址。现在

用4K×8位的EPROM芯片和8K×4位的SRAM芯片来设计该存储器，则需要上述规格的EPROM芯片数和SRAM芯片数分别是__ B ___。 A.1,15

B.2,14

C.1,14

D. 2,15

5. 双端口存储器所以能高速进行读 / 写，是因为采用___ D ___。 A.高速芯片 A.64， 16 A .64

B.新型器件 C. 流水技术

C.64， 8 C. 16

D. 两套相互独立的读写电路 D.16， 16

D. 24

6. 某DRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为___ D ___。

B.16， 64 B. 32

7. 用8K×8位SRAM芯片设计一个64K×32位的存储器，需要SRAM芯片数目是__ B_片。 8. EPROM是指__ D___。

A.随机读写存储器B.只读存储器C.可编程只读存储器D.紫外光可擦可编程只读存储器

-

WORD格式-精品资料分享

9. 交叉存储器实质上是一种多模块存储器，它用__ A __方式执行多个独立的读写操作。 A. 流水

B. 资源重复

C. 顺序

D. 资源共享

10. 用128K×8位的SRAM芯片设计一个总容量为512K×16位的存储器，即能满足字节存

取，又能满足以16位字节的存取。画出存储器芯片的连接图。

11. 有一个512K*16的存储器，由64K*1的2164RAM芯片构成(芯片内是4个128*128结

构)，设读/写周期T=0.1us，问： (1)总共需要多少个RAM芯片？

(2)采用分散刷新方式，如单元刷新间隔不超过2ms，则刷新信号的周期是多少？ (3)采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号的周期是多少？ (4)如果采用集中刷新，存储器刷新一遍最少用多少时间？ 答：（1）(512/64)×(16/1)=128片 （2）2*0.1us=0.2 us us

（3）2/128= 0.015625ms=15.6 us （4）128×0.1=12.8 us

12. 某机器中，已知有一个地址空间为0000H~1FFFH的ROM区域，先在用RAM芯片(8K*4)

形成一个16K*8的RAM区域，起始地址为2000H，假设RAM芯片有CS和WE信号控制端。CPU地址总线为A15~A0，数据总线为D7~D0，控制信号为R/W(读/写)，MREQ(当存储器进行读写操作时，该信号只是地址总线上的地址是有效地)。要求画出逻辑图。 13. 下图表示一个DRAM经由总线的读操作时序，存取时间t1到t2为60ns，刷新时间t2到

t3为40ns。

地址线_____行地址列地址RAS_____CAS___R/W数据线t160nst2数据输出有效40nst3

(1)存储周期是多少？

(2)假定这个DRAM 用l位输出，它所支持的最大数据传输率是多少？

(3)使用这些DRAM芯片构成32位宽的存储器系统，其产生的数据传输率是多少？ 14. 设某机主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一个

四路组相联映象（即Cache每组内共有4个字块）的Cache组织，要求： （1）画出主存地址字段中各段的位数；

（2）设Cache的初态为空，CPU依次从主存第0、1、2……99号单元读出100个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？

（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度提高多少倍？ 15. 某计算机的CACHE-主存层次采用组相联映射方式，字块大小为128B，CACHE容量为

-