内容发布更新时间 : 2024/5/18 11:45:01星期一 下面是文章的全部内容请认真阅读。

基于FPGA的同步数字复接器设计

目 录

1 绪论 .................................................................................................................................. 4

1.1 现代通信网的概述 ................................................................................................ 4 1.2 EDA技术 ............................................................................................................... 5

1.2.1 EDA技术简介 ............................................................................................. 5 1.2.2 EDA技术的特点 ......................................................................................... 5 1.2.3 EDA技术的应用形式 ................................................................................. 5 1.2.4 EDA技术的发展趋势 ................................................................................. 6 1.3 数字复接系统概论 ................................................................................................ 7

1.3.1 数字复接的基本概念 .................................................................................. 7 1.3.2 数字复接技术的发展 .................................................................................. 7 1.3.3 数字复接技术的研究现状 .......................................................................... 7 1.3.4 数字复接系统的研究意义 .......................................................................... 8 1.4 选题的意义 ............................................................................................................ 8 1.5 本文章节安排 ........................................................................................................ 9 2 硬件描述语言与可编程逻辑器件 ................................................................................ 10

2.1 硬件描述语言（VHDL） .................................................................................. 10

2.1.1 VHDL简介................................................................................................. 10 2.1.2 VHDL 优点 ................................................................................................ 10 2.1.3 VHDL程序的基本结构.............................................................................. 11 2.2 FPGA（现场可编程门阵列）芯片 .................................................................... 12

2.2.1 FPGA的简介 ............................................................................................. 12 2.2.2 FPGA的基本特点 ..................................................................................... 12 2.2.3 FPGA的工程设计流程 ............................................................................. 13

3 同步数字复接器的总体设计 ........................................................................................ 15

3.1 四路同步复接器的原理框图模型 ...................................................................... 15

3.1.2 框图说明 .................................................................................................... 15

3.1.3 时序信号与对应的合路信号及其帧结构 ................................................ 16 3.2 系统的设计与实现 .............................................................................................. 16

3.2.1 Quartus II开发平台的简介 ....................................................................... 17 3.3 VHDL源程序仿真流程....................................................................................... 18 3.4 系统顶层设计 ...................................................................................................... 20

3.4.1 四路同步复接器的VHDL建模 .............................................................. 20 3.5 系统的底层设计 .................................................................................................. 22

3.5.1 分频器的建模与VHDL程序设计 .......................................................... 23 3.5.2 内码产生器 ................................................................................................ 24 3.5.3 内码控制器 ................................................................................................ 26 3.5.4 时序产生器的建模与程序设计 ................................................................ 27 3.5.5 输出模块 .................................................................................................... 29

4 设计中遇到的问题及讨论 ............................................................................................ 32

4.1 关于设计中的时延问题 ...................................................................................... 32 4.2 毛刺信号及其消除 .............................................................................................. 32 4.3 VHDL语言调试过程中遇到的一些问题........................................................... 32 总结与展望 ........................................................................................................................ 33 参考文献 ............................................................................................................................ 34 致 谢 ................................................................................................ 错误！未定义书签。

插图索引

图1 VHDL程序设计基本结构 ............................................................................................. 11 图2 CPLD结构图 ................................................................................................................. 12 图3 FPGA结构图 ................................................................................................................. 13 图4 FPGA工程设计流程...................................................................................................... 14 图5 四路同步复接器原理框图模型 .................................................................................... 15 图6 同步复接的帧结构 ........................................................................................................ 15 图7 时序信号及对应的合路信号帧结构 ............................................................................ 16 图8 Quartus II设计流程 ....................................................................................................... 18 图9 VHDL仿真流程 ............................................................................................................. 19 图10 四路复接器的VHDL建模模型 ................................................................................. 20 图11 四路同步数字复接器的时序仿真图 .......................................................................... 22 图12 分频器的VHDL建模符号 ......................................................................................... 23 图13 分频器的时序仿真波形 .............................................................................................. 24 图14 内码产生器的建模符号 .............................................................................................. 25 图15 内码产生器的时序波形 .............................................................................................. 26 图16 时序产生器建模符号 .................................................................................................. 27 图17 译码器的VHDL建模流程图 ..................................................................................... 27 图18 2/4译码器产生的时序仿真波形 ................................................................................. 28 图19 时序发生器的仿真波形及相位关系图 ...................................................................... 29 图20 输出模块的建模符号 .................................................................................................. 30 图21 三态门的输出仿真波形 .............................................................................................. 31