内容发布更新时间 : 2024/9/18 8:45:33星期一 下面是文章的全部内容请认真阅读。

实验一 全加器的设计

（一）实验目的

以四位二进制全加器为例熟悉利用QuartusII的原理图输入方法和文本输入法设计简单组合电路；学习多层次工程的设计方法。 （二）实验要求

⑴用文本方法实现一位全加器，再采用层次设计法用原理图输入完成4位全加器的设计；

⑵给出此项设计的仿真波形； ⑶用发光LED指示显示结果。 （三）实验流程

1、创建1位全加器工程，新建verilog文本文件，编译，转换为.bsf符号文件。

2、同一文件夹下创建4位全加器工程，新建bdf原理图文件并编译。

3、新建vwf波形文件，时序仿真验证加法功能。

4、引脚锁定并再次编译。

5、添加.sof文件下载测试。 （四）实验效果

实验二 模可变计数器的设计

（一）实验目的

1、 进一步熟悉EDA开发板和QuartusⅡ软件的使用方法； 2、 学习静态数码管的使用；

3、 学习计数器的设计、仿真和硬件测试；学习7段数码显示译码器设计； （二）实验要求

设计模可变计数器，可任选模的大小（例模15、模115），实验要求：

（1） 设置一位控制位M，要求M=0：模X计数；M=1：模Y计数；

（2） 计数结果用3位数码管显示，显示BCD码； （3） 给出此项设计的仿真波形； （4） 选择实验电路验证此计数器的功能。

设置涉及2个开关和一个按键，一个开关控制改变模值，另一开关作为使能控制，按键作为异步清0。 （三）实验程序

（四）实验波形

（五）测试效果

实验三 序列信号发生和检测器设计

（一）实验目的：学习一般有限状态机的设计，用状态机实现序列发生和检测器的电路设计。 （二）实验要求：先实现串行序列发生器的设计，产生序列0111010011011010；再设计检测器，若检测到串行序列11010则输出为“1”，否则输出为“0”，并对其进行仿真和硬件测试，选择实验电路验证功能。

下载程序后，可通过led串行输出序列信号，另用五个led灯来观测待检测序列，当11010五个全部出现在led上时，标识位灯M亮起，说明检测到“11010” 的信号，即符合设计要求。

产生的序列和检测的序列值可任选。

发生器和检测器最好异步，以确保能检测到，可以将时钟经非门后再接入检测器。 （三）序列检测状态转移图

（四）实验程序

（五）仿真波形

（六）实验效果

实验四 交通灯控制

（一）实验目的：学习设计优化和状态机的设计。学习较复杂数字系统设计； （二）设计要求

实现一个由一条主干道和一条乡间公路形成的十字路口的交通灯控制器功能：

1、 有MR（主红）、MY（主黄）、MG（主绿）、CR（乡红）、CY（乡黄）、CG（乡绿）

六盏交通灯需要控制； 2、 交通灯由绿转红前有4秒亮黄灯的间隔时间，由红转绿没有间隔时间；

3、 乡间公路右侧各埋有一个串连传感器，当有车辆准备通过乡间公路时，发出请求信

号S=1，其余时间S=0； 4、 平时系统停留在主干道通行（MGCR）状态，一旦S信号有效，经主道黄灯4秒

（MYCR）状态后转入乡间公路通行（MRCG）状态，但要保证主干60s后才能转换； 5、 一旦S信号消失，系统脱离MRCG状态，即经乡道黄灯4秒（MRCY）状态进入

MGCR状态，即使S信号一直有效，MRCG状态也不得长于20秒钟； （三）实验程序

（四）仿真波形

（五）实验效果

1.复位时，起始状态是主绿乡红，数码管从60开始倒计时。

2.当60s减1计数完成后，如果s为1（代表乡干道有车要求通过）时，变为主黄乡绿状态，数码管4s倒计时；如果s为0， 则回到起始状态，主绿乡红重新60s倒计时。

3.4s倒计时后，进入主红乡绿状态，如果此时s信号为0，则立即转入主红乡黄状态；如果s信号一直为1，则数码管开始20s倒计时，计数期间一旦出现s信号为0，则立即转入主红乡黄状态，即使s信号一直为1，当20s倒计时完成后也会入主红乡黄状态。