内容发布更新时间 : 2024/5/6 19:15:39星期一 下面是文章的全部内容请认真阅读。
计算机体系结构 程序员所见到的计算机系统系统的属性，概念性的结构与功能特性。 计算机组成：实现计算机体系结构所体现的属性。
总线：总线是连接各个部件的信息传输线，是各个部件共享的传输介质。 面向CPU的双总线结构：I/O设备和主存交换信息时仍要占用CPU。 单总线结构图：必须设置总线判优秀逻辑，影响工作速度。
以存储器为中心：提高了传输效率，减轻了系统总线的负担，且保留了i/o设备与主存交换信息不经过CPU的特点。
总线的分类：片内总线（芯片内部）；系统总线（各部件之间）-数据总线（双向），地址总线（单向），控制总线。；通信总线：用于计算机系统之间或计算机系统与其他系统之间的通信。
总线特性:机械特性（尺寸，形状），电气特性（传输方向和有效的电平范围），功能特性（每根传输线的功能），时间特性：信号的时序关系。
总线的性能指标：总线宽度，总线带宽，时钟同步/异步，总线复用，信号线数，总线控制方式，其他指标。
总线控制：集中式：链式查询：设备的优先权与总线控制器的距离有关。计数器定时查询：优先权由计数值决定，计数值为0时同链式查询方式。独立请求方式：中央仲裁器的内部排队逻辑决定；分布式。
总线通信控制：目的：解决通信双方如何获知传输开始和结束，以及通信双方协调和配合问题。
总线传输周期：申请分配，寻址，传数，结束。
总线通信：同步通信，异步通信，半同步通信，分离式通信。
1个时钟周期为1/100MHz=0.01us，总线宽度为32位=4B，数据传输率为4B/0.04us=100MBps. 奇偶检验码：信息为+1位奇偶检验位。奇检验：使信息位和检验位中“1”的个数共计为奇数；偶检验：~1的个数为偶数。
异步串行通信单位：波特率：单位时间内传送二进制数据的位数，单位为bps（位/秒）,记为波特。
比特率：单位时间内传送二进制数据位的位数。
总线按其所在的位置，分为片内总线、系统总线、通信总线。
存储器：按存储介质分类：半导体存储器（易失），磁表面存储器，磁芯存储器，光盘存储器；按存取方式分类：随机访问（存取时间与物理地址无关）：随机存储器（RAM），只读存
储器（ROM）。串行访问（存取时间与物理地址有关）：顺序存取存储器，直接存取存储器。按在计算机中的作用分类：主存储器，寄存器，告诉缓冲存储器，辅助存储器。 存储器的层次结构：缓存-主存层次和主存-辅存层次。
虚地址（逻辑地址）：用户编程的地址。实地址（物理地址）：实际的主存单元地址。 MDR：主存数据寄存器（数据总线），MAR：主存地址寄存器（地址总线）
主存中存储单元地址的分配：地址线24根,按字节寻址范围为2的24次方 =16M;若字长32位,则一个字有4个字节,所以要留2根地址线指出该字中的哪个字节[00,01,10,11],即寻址范围为 2的（24-2）次方=4M;若字长16位,则一个字有2个字节,所以要留1根地址线指出该字中的哪个字节[0,1],即寻址范围为 2的（24-1）次方=8M;
某机字长16位，存储容量为64KB，若按字编址，它的寻址范围是32K。 SRAM静态随机存储器，DRAM动态
存储器的扩展：位扩展、字扩展和字位同时扩展。
汉明码：增添 2k ≥ n + k + 1位检测位，2i ( i = 0，1，2 ，3 ， )、
C2 检测的 g2 小组包含第 2，3，6，7，10，11，···gi 和 gj 小组共同占第 2i－1 + 2j－1 位 多体并行系统：高位交叉：每个模块中的单元地址是连续的。低位交叉：不连续，可以增加存储器带宽。四体低位交叉存储器连续读取 4 个字所需的时间为 T＋(4 －1)τ，若采用高位交叉编制（顺序存储），所需时间为4T 带宽单位：bps
SRAM静态随机存取存储器。DRAM即动态随机存取存储器
设tc为命中时的Cache访问时间，tm为未命中时的主存访问时间，1-h表示未命中率，则Cache-主存系统的平均访问时间ta为ta=htc+(1-h)tm 0磁道（最外圈）的位密度为最低位密度； 道密度DtDt = 1/P
n沿磁盘半径方向单位长度上的磁道数； n单位：道/英寸（tpi） 位密度Db
n磁道单位长度上能记录的二进制代码位数； n单位：位/英寸（bpi） 。
存储容量=记录面数×每面磁道数×磁道容量
平均寻址时间等于平均寻道时间与平均等待时间之和；
数据传输率:Dr = Db × V,Db数据传输率 = 每条磁道的容量 × 磁盘转速
误码率 出错信息位数与读出信息的总位数之比,通常采用循环冗余码来发现并纠正错误。 输入输出系统的发展概况 ：分散连接 （CPU 和 I/O设备 串行 工作 程序查询方式）；总线连接（CPU 和 I/O设备 并行 工作 中断方式 DMA 方式 ） 输入输出系统的组成 ：I/O 软件；I/O 硬件
I/O 设备与主机的联系方式 ：I/O 设备编址；设备选址
联络方式 ：立即响应；异步工作采用应答信号 ；同步工作采用同步时标 连接方式：辐射式连接，总线连接。
i/o设备与主机信息传送的控制方式：程序查询方式，程序中断方式，DMA方式
数据线：根数等于存储字长的位数或字符的位数。命令线：传输CPU想设备发出的命令信号，其根数与命令信号多少有关。状态线：将i/o设备状态报告主机。设备选择先（地址线）：传送设备码，根数取决i、o指令中设备码的位数。
传送数据功能：数据缓冲寄存器暂存准备交换的信息，与数据线项链；选址功能：当设备选择线的设备码与本设备码相符时，发出设备选中信号SEL；反映i/o设备工作状态的功能，用于触发器D和工作触发器B标志设备状态；传送命令功能：命令寄存器存放i/o指令中的命令码，只有SEL信号有效，才接受命令线上的命令码。
设备类型：按数据传送方式：并行接口+串行接口；按功能选择的灵活性分类：可编程接口+不可编程接口；按通用性：通用接口+专用接口；按数据传送的控制方式？：中断接口+DMA接口。
中断处理过程是由硬件和软件结合来完成的。
为什么要使用中断？解决速度问题，使CPU和I/O并行工作；对意外情况（如磁盘损坏、运算溢出等）能够及时处理。是实时控制领域中，及时响应外来信号的请求。
INTR：中断请求触发器（=1有请求）；MASK：中断屏蔽触发器（=1被屏蔽）；D：完成触发器
中断触发器EINT；
中断服务程序的流程：保护现场；中断服务；恢复现场；中断返回。
DMA接口功能：向CPU申请DMA传送；处理总线控制权的转角；管理系统总线、控制数据传送；确定数据传送的首地址和长度，修正传送过程中的数据地址和长度；DMA传送结束时，给出操作完成信号。
DMA组成：主存地址寄存器（AR）和字计数器（WC）、数据缓冲寄存器（BR）、控制逻辑、