内容发布更新时间 : 2024/12/25 16:45:35星期一 下面是文章的全部内容请认真阅读。

15、设CPU共有16根地址线、8根数据线，并用MREQ作为访存控制信号（低电平有效），用WE作读写控制信号（高电平为读，低电平为写）。现有若干2K×8位的ROM、4K×8位的RAM，8K×8位的RAM、74138译码器和各种门电路（门电路自定）。回答以下问题： 1）存储芯片地址空间分配为：最大4K地址空间为系统程序区，相邻的地址空间为系统程序工作区，最小16K地址空间为用户程序区；给出主存地址空间分配情况； 2）指出选用的存储芯片类型及数量； 3）画出详细的存储器结构及与CPU连接图。

11

16、设CPU共有16根地址线、8根数据线，并用MREQ作为访存控制信号（低电平有效），用WE作读写控制信号（高电平为读，低电平为写）。现有若干8K×8位的ROM、8K×8位的RAM，4K×8位的RAM、3/8译码器和各种门电路。画出CPU与存储器的连接图，要求主存的地址空间满足下述条件：最小8K地址为系统程序区、与其相邻的16K地址为用户程序区，最大4K地址空间为系统程序工作区。详细画出存储芯片的片选逻辑并指出存储芯片的种类及片数。

12

17、用8K×4位的芯片组成16K×8位的存储器，RD、WR分别为系统提供的读写信号线，请画出该存储器逻辑图，并标明每块芯片的地址范围。

18、某机主存空间为64KB，I/O空间与主存单元统一编址，I/O空间占用1KB， 范围为FC00H~FFFFH。可选用8K×8位和1K×8位两种SRAM芯片构成主 存储器。RD和WR分别为系统提供的读写信号线。画出该存储器逻辑图，

并标明每块芯片的地址范围。

13

19、用16K×1位的动态RAM芯片构成62K×8位的存储器，要求： 1）画出该存储器的组成逻辑框图；

2）设存储器的读写周期均为0.5μs，CPU在1μs内至少要访问内存一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？

20、用16K×8位的DRAM芯片构成64K×32位的存储器，要求： 1）画出该存储器的组成逻辑框图；

2）设存储器读写周期为0.5μs，CPU在1μs内至少要访问内存一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？

14

21、某个两级存储系统的平均访问时间为12ns，该存储系统中顶层存储器的命中率为90%，访问时间是5ns，问：该存储器系统中底层存储器的访问时间是多少？（假设采用同时访问两层存储器的方式）？

22、CPU执行一段程序时，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存存取周期为250ns。设主存与Cache同时访问，试问：

1）Cache/主存系统的效率。 2）平均访问时间。

23、在显示配置器中，用于存放显示信息的存储器称为刷新存储器，它的重要性能指标是带宽。具体工作中，显示适配器的多个功能部分要争用刷新存储器的带宽。设总带宽50%用于刷新屏幕，保留50%带宽用于其他刷新功能，且采用分辨率为1024×768像素，颜色深度为3B，刷新频率为72Hz的工作方式。

1）计算刷新存储器的总带宽；

2）为达到这样高的刷新存储器带宽，应采取何种技术措施？

24、一个1K×4为的动态RAM芯片，若其内部结构排列成64×64形式，且存取周期为0.1μs。

1）若采用分散刷新和集中刷新（即异步刷新）相结合的方式，刷新信号周期应取多少？

2）若采用集中刷新，则对该存储芯片刷新一遍需多少时间？死时间率是多少？

15