内容发布更新时间 : 2024/5/3 17:33:13星期一 下面是文章的全部内容请认真阅读。

数字电子技术练习题及答案

一、填空题

1、(238)10＝()2＝(EE)16。(110110.01)2＝(36.4)16＝(54.25)10。 2、德?摩根定理表示为A?B＝(A?B),A?B＝(A?B)。 3、数字信号只有（两）种取值，分别表示为（0）和（1）。

4、异或门电路的表达式是(A?B?AB?AB)；同或门的表达式是(A⊙B?AB?A?B)。 5、组成逻辑函数的基本单元是（最小项）。

6、与最小项ABC相邻的最小项有(ABC)、(AB?C)和(ABC)。 7、基本逻辑门有（与门）、（或门）和（非门）三种。复合门有（与非门）、（或非门）、（与或非门）和（异或门）等。 8、 9、

10、最简与或式的定义是乘积项的（个数最少），每个乘积项中相乘的（变量个数也最少）的与或表达式。 11、在正逻辑的约定下，“1”表示（高电平），“0”表示（低电平）。在负逻辑的约定下，“1”表示（低电平），“0”表示（高电平）。 12、一般TTL门电路输出端(不能)直接相连，实现线与。(填写“能”或“不能”) 13、三态门的三种可能的输出状态是(高电平)、(低电平)和(高阻态)。 14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。 15、在TTL三态门、OC门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC门），能实现总线连接方式的的门为（三态门）。 16、TTL与非门的多余输入端不能接（低）电平。 17、 18、真值表是将输入逻辑变量的（所有可能取值）与相应的（输出变量函数值）排列在一起而组成的表格。 19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。 20、用文字、符号或者数码表示特定对象的过程叫做（编码）。把代码的特定含义翻译出来的过程叫（译码）。 在几个信号同时输入时，只对优先级别最高的进行编码叫做（优先编码）。 21、两个1位二进制数相加，叫做（半加器）。两个同位的加数和来自低位的进位三者相加，叫做（全加器）。 22、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。 23、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。 24、能够将（1个）输入数据，根据需要传送到（m个）输出端的任意一个输出端的电路，叫做数据分配器。 25、在多路传输过程中，能够根据需要将（其中任意一路挑选出来）的电路，叫做数据选择器，也称为多路选择器或多路开关。 26、触发器又称为双稳态电路，因为它具有（两个）稳定的状态。 27、根据逻辑功能不同，触发器可分为（RS触发器）、（D触发器）、（JK触发器）、（T触发器）和（T’触发器）等。根据逻辑结构不同，触发器可分为（基本触发器）、（同步触发器）和（边沿触发器）等。 28、JK触发器在JK＝00时，具有（保持）功能，JK＝11时；具有（翻转）功能；JK＝01时，具有（置0）功能；JK＝10时，具有（置1）功能。 29、JK触发器具有（保持）、（置0）、（置1）和（翻转）的逻辑功能。D触发器具有（置0）和（置1）的逻辑功能。RS触发器具有（保持）、（置0）和（置1）的逻辑功能。T触发器具有（保持）和（翻转）的逻辑功能。T’触发器具有（翻转）的逻辑功能。

30、边沿触发器具有共同的动作特点，即触发器的次态仅取决于CP信号（上升沿或下降沿）到来时刻输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。

31、基本RS触发器的特性方程是（Qn?1?S?RQn）；其约束条件是（RS?0）。JK触发器的特性方程是

n?1（Qn?1?JQn?KQn）；D触发器的特性方程是（Q?D）；T触发器的特性方程是（Qn?1?TQn?TQn）；

T’触发器的特性方程是（Qn?1?Qn）。

32、时序逻辑电路的逻辑功能的特点是任何时刻电路的稳定（输出），不仅和（该时刻的输入信号）有关，而且还取决于（电路原来的状态）。

33、时序逻辑电路一定包含有作为存储单元的（触发器），时序电路中可以没有（组合）电路，但不能没有（触发器）。

34、时序逻辑电路的逻辑功能通常可用（逻辑表达式）、（状态表）、（卡诺图）、（状态图）和（时序图）等方式描述。

35、时序逻辑电路按触发器时钟端的连接方式不同可以分为(同步时序逻辑电路)和(异步时序逻辑电路)两类。

36、可以用来暂时存放数据的器件称为(寄存器)。寄存器分为（基本寄存器）和（移位寄存器）两种。 37、若ROM有5根地址输入线，有8根数据输出线，则ROM的字线数为（32），ROM的容量为（256）。 38、把移位寄存器的（输出以一定方式馈送到）串行输入端，即得到（移位寄存器型）计数器。 39、一个十进制加法计数器需要由（4个）JK触发器组成。 40、RAM与ROM比较，其优点是（读写方便，使用灵活）；缺点是（掉电丢失信息）。 41、顺序脉冲发生器可分成（计数型）和（移位型）两大类。 42、555定时器由（分压器）、（比较器）、（基本RS触发器）、（晶体管开关）和（输出缓冲器）五部分组成。 43、施密特触发器有两个稳定状态（“0”态和“1”态），其维持与转换完全取决于（输入电压的大小）。 44、单稳态触发器状态有一个（稳定状态）和一个（暂稳状态）。 45、多谐振荡器是一种（自激振荡）电路，它没有（稳态），只有两个（暂稳态）。它不需要外加触发信号，就能自动的输出（矩形）脉冲。 46、石英晶体多谐振荡器的振荡频率仅决定于晶体本身的(谐振频率)，而与电路中(RC)的数值无关。 47、 48、AD转换器是把（模拟量）转换为（数字量）的转换器。D/A转换器是把（数字量）转换为（模拟量）的转换器。 49、衡量D/A和A/D转换器性能优劣的主要指标都是（转换精度）和（转换速度）。 50、A/D转换过程四个步骤的顺序是（采样）、（保持）、（量化）、（编码）。 二、选择题 1、数字电路中使用的数制是（B）。 A、十进制 B、二进制 C、十六进制 D、八进制 2、二进制数1111100.01对应的十进制数为(D)。 A、140.125 B、125.50 C、136.25 D、124.25 3、十进制数127.25对应的二进制数为(A)。 A、1111111.01 B、 C、1111110.01 D、1100011.11 4、将二进制、八进制、十六进制数转换为十进制数的共同规则是（C）。 A、除十取余 B、乘十取整 C、按权展开 D、以上均可 5、标准与或式是由（D）构成的逻辑表达式。 A、最大项之积 B、最小项之积 C、最大项之和 D、最小项之和

6、函数F?AB?AC?BC?CD?D的最简与或式为(C)。 A、AB B、AB?D C、1 D、0 7、n个变量可以构成（C）个最小项。 nnA、n B、2n C、2 D、2－1 8、若输入变量A、B全为1时，输出F=0，则其输入与输出关系是(B)。 A、非 B、与非 C、与 D、或 9、标准与或式是由（B）构成的逻辑表达式。 A、与项相或 B、最小项相或 C、最大项相与 D、或项相与 10、以下表达式中符合逻辑运算法则的是（D）。 2

A、C·C=C B、1+1=10 C、0<1 D、A+1=1 11、下列逻辑式中，正确的是（A）。 A、A⊙B?A?B B、A+A=1 C、A·A=0 D、A·A=1 12、A＋BC＝(C)。

A、A B、BC C、(A＋B)?(A＋C) D、A＋C 13、Y1?AB?AC?BC,Y2?AB?AC两者的关系是(A)。 A、Y1?Y2 B、Y1?Y2 C、Y1?Y2 14、同或逻辑Z对应的逻辑图是（C）。

A A A A (C)。≥1 ≥ 1 =1 =1 15、有三个输入端的或非门电路，要求输出高电平，其输入端应是Z Z Z

B B B A、全部为高电平 B B、至少一个端为高电平A、

B、

C、

D、

Z

C、全部为低电平 D、至少一个端为低电平 16、具有“线与”逻辑功能的门电路有(B)。

A、三态门 B、集电极开路门 C、与门 D、或门

17、对于负逻辑而言，某逻辑电路为与门，则对于正逻辑而言，该电路为(C)。 A、与非门 B、或非门 C、或门 D、与门

18、集电极开路门(OC门)在使用时须在(B)之间接一电阻。 A、输出与地 B、输出与电源 C、输出与输入

19.一个两输入端的门电路，当输入为0和1时，输出不是1的门是（B）。 A、与非门 B、或非门 C、异或门

20、若在编码器中有50个编码对象，则要求输出二进制代码位数为(B)位。 A、5 B、6 C、10 D、50 21、如需要判断两个二进制数的大小或相等，可以使用(D)电路。 A、译码器 B、编码器 C、数据选择器 D、数据比较器 22、八输入的编码器按二进制编码时，输出端的个数是（B）。 A、2个 B、3个 C、4个 D、8个 23、和数据分配器使用相同型号MSI的组合逻辑电路是(A)。 A、译码器 B、编码器 C、数据选择器 D、数据比较器 24、组合逻辑电路消除竞争冒险的方法有(A)和(B)。 A、修改逻辑设计 B、在输出端接入滤波电容 C、后级加缓冲电路????? D、屏蔽输入信号的尖峰干扰 25、数据分配器输入端的个数是(B)。 A、2个 B、1个 C、4个 D、8个 26、一片容量为1024字节×4位的存储器，表示有(C)个存储单元。 A、1024 B、4 C、4096 D、8 27、下列触发器中存在约束条件的是(A)。 A、RS触发器 B、JK触发器 C、D触发器 D、T触发器 28、JK触发器在时钟脉冲的作用下，如果要使Qn?1?Qn，则输入信号JK应为(A)。 A、J=1，K=1 B、J=0，K=1 C、J=0，K=0 D、J=1，K=0 29、RS触发器的约束条件是(D)。 A、R+S=1 B、R+S=0 C、RS=1 D、RS=0 30、JK触发器欲在CP作用后保持原状态，则JK的值是(D)。 A、JK＝11 B、JK＝10 C、JK＝01 D、JK＝00 31、Mealy型时序逻辑电路的输出(C)。 A、只与电路的现态有关 B、只与电路的输入有关 C、与电路的现态和电路的输入有关 D、与电路的现态和电路的输入无关 32、若4位同步二进制加法计数器当前的状态是0111，下一个输入时钟脉冲后，其内容变为(C)。 A、0111 B、0110 C、1000 D、0011 33、 A、0011 B、1000 C、1001 D、0011 34、下图所示为某时序逻辑电路的时序图，由此可判断该时序电路具有的功能是(A)。 A、十进制计数器 B、九进制计数器 C、四进制计数器 D、八进制计数器

CP Q0 Q1 Q2 Q3

35、构成同步二进制计数器一般应选用的触发器是（C）。 A、D触发器 B、R－S触发器 C、J－K触发