内容发布更新时间 : 2024/12/27 12:53:23星期一 下面是文章的全部内容请认真阅读。

专业：计算机科学与技术 班级：1班 姓名：洪露露 学号：090308013

实验二

一．实验目的：

用一位全加器设计一个四位的加法器

二. 实验内容

a.利用MAX+plusⅡ软件，对下图所示的逻辑图进行编译和仿真，并选择器件进行定时分析。

b. 利用一位全加器设计一个四位的加法器

三 . 实验过程

(1) 在实验一做完的全加器的基础上，在原理图编辑窗口中插入所有四个全加器,将它们联接成一个四位的加法器。

(2) 为了使输入输出的线减少，可以使用总线加标号的画法。 (3) 将连接好的原理图保存在全加器的设计目录下。

(4) 将设计项目设置成工程文件(PROJECT),选择目标器件并编译; (5) 保存原理图文件，对其进行编译，仿真，用“模式1”配引脚，

下载到实验仪（具体的操作方法同实验一的相同 ，可以参考实验一的课件）。

(6) 选择波形编辑器文件,从SNF文件中输入设计文件的信号节点，列出并选择需要观察的信号节点；

(7) 将仿真时的“end time”选项设为60us，并将标尺的尺度缩小。 (8) 把波形文件存盘，选择、运行仿真器；

带有引脚锁定的四位加法器原理图：

四位加法器的波形图

选用结构图 1 , 引脚对应情况

实验板位置 加法器信号 通用目标器件引脚名 目标器件EP1K30TC144引脚号

键1 a[3..0] PIO3-PIO0 12、10、9、8

键2 b[3..0] PIO7-PIO4 19、18、17、13 数码管7 s[3..0] PIO27-PIO24 67、65、42、41 发光二极管D7 c4 PIO38 83

（9）并编程下载,硬件测试逻辑功能

a[3..0] a b[3..0] b c4 低位进位 s[3..0] a+b+c4 四．实验结果分析

该实验是用一位全加器设计一个四位加法器，就是当以二进制的形式输入两个四位数进行相加，得出进位和本位，再把进位跟下个本位相加在得出进位，以此类推，最终得出一个相加的结果。

五.遇到问题及解决方法

1．在编译原理图的时候会出现很多个错误提示，以至于无法对原理图编译成功。

解决方法：重新打开编辑好的原理图，查看输入输出处a[3..0],b[3..0]h和s[3..0]这三个地方是否有两个点。

2在进行编译的时候系统提示找不到全加器的编译原理图，以至于没办法编译成功