内容发布更新时间 : 2024/6/16 9:06:38星期一 下面是文章的全部内容请认真阅读。

初学者学习Verilog HDL的步骤和经验技巧

Verilog HDL是一种硬件描述语言（HDL:Hardware DiscripTIon Language），

Verilog HDL语言是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。

Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design AutomaTIon公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准

Verilog HDL语言学习用途就是在最广泛的C语言的基础上发展起来的一种件描述语言，它是由GDA(Gateway Design AutomaTIon)公司的PhilMoorby在1983年末首创的，最初只设计了一个仿真与验证工具，之后又陆续开发了相关的故障模拟与时序分析工具。1985年Moorby推出它的第三个商用仿真器Verilog-XL,获得了巨大的成功，从而使得Verilog HDL迅速得到推广应用。1989年CADENCE公司收购了GDA公司，使得VerilogHDL成为了该公司的独家专利。1990年CADENCE公司公开发表了Verilog HDL,并成立LVI组织以促进Verilog HDL成为IEEE标准，即IEEE Standard 1364-1995.Verilog HDL的最大特点就是易学易用，如果有C语言的编程经验，可以在一个较短的时间内很快的学习和掌握，因而可以把Verilog HDL内容安排在与ASIC设计等相关课程内部进行讲授，由于HDL语言本身是专门面向硬件与系统设计的，这样的安排可以使学习者同时获得设计实际电路的经验。与之相比，VHDL的学习要困难一些。但Verilog HDL较**的语法，也容易造成初学者犯一些错误，这一点要注意。

1. 首先讲一下为什么需要学习硬件描述语言（Hardware DescripTIon Language，HDL）硬件描述语言是一种形式化方法描述数字电路和系统的语言。数字电路，应该是在大二上学期左右学习的课程，是一门非常重要的课程。现在大学的可能主要集中在逻辑门和小规模集成电路的讲解上，很少涉及到HDL。当然，我们是可以通过一些列的74系列芯片构成我们想设计数字系统，但是当系统门数增多，设计就会变得非常复杂和困难但是照样有老外用这个方法实现了8位处理器，不过说实话，其成本和消耗的精力只能用来赚点眼球效

应，而没太多的实际意义。随着EDA技术发展，现在更多的是采用CPLD、FPGA、ASIC等来实现。首先采用HDL由抽象到具体、逐层描述设计思想，最后利用EDA工具进行仿真、综合，转换成门级电路网表，接下来再用CPLD/FPGA/ASIC自动布局布线工具把网表转换成具体电路布线结构的实现（这个概念可能对新手有一定难度，打个比方就好像是选了一堆适用的74芯片，然后再进行了连线）。现在的数字系统和数字信号处理发展相当快，掌握一门HDL，是理工科大学生的一个基本技能，现在的趋势是甚至比掌握单片机更加重要。因为我们使用HDL，甚至可以自己编写一个自己的单片机出来，然后在FPGA/ASIC上实现。

2. 选Verilog还是VHDL？硬件描述语言的发展至今已经有20多年的历史。现在主要的语言VHDL(Very High Speed Integerated Hardware Description Language)和Verilog HDL（Verilog Hardware Description Language）适应了历史发展的趋势和要求，先后成为IEEE标准。由我看来，语言的出现就是用语言描述替代图形化（元件拼凑）设计，把我们要实现的功能和思想用语言的形式写出来，转换成实际电路的工作就交给EDA工具去做，从而简化了我们设计的工作，节约了开发的时间。也可以这么说，对于硬件不是特别明白的人也不必要去了解过多的关于电路的东西就可以开始做开发，对于科研人员可能更为有用。选Verilog还是VHDL学习，这个问题有很多的争论。这个东西好像蛮重要的，因为刚开始就要选定用什么语言，要比较两种语言的优劣，使用的情况等等，以后才能更好的学习。我只会Verilog，所以不敢乱弹两者之间的优劣，想从另外一个角度来说一下。这两种语言都是用于数字电子系统设计的硬件描述语言，而且都已经是IEEE的标准。VHDL 1987年成为标准，而Verilog是1995年才成为标准的。这个是因为VHDL是美**方组织开发的，而Verilog是一个公司的私有财产转化而来的。为什么Verilog能成为IEEE标准呢？它一定有其优越性才行，所以说Verilog有更强的生命力。这两者有其共同的特点：1.能形式化地抽象表示电路的行为和结构；2.支持逻辑设计中层次与范围地描述；3.可借用高级语言地精巧结构来简化电路行为和结构；具有电路仿真与验证机制以保证设计的正确性；4.支持电路描述由高层到低层的综合转换；5.硬件描述和实现工艺无关；6.便于文档管

理；7.易于理解和设计重用这点很重要啊！但是两者也各有特点。Verilog HDL推出已经有20年了，拥有广泛的设计群体，成熟的资源也比VHDL丰富（但是好像我在找资料的时候都是VHDL的资料多一些，这个和现在的氛围有关）。Verilog更大的一个优势是：它非常容易掌握，只要有C语言的编程基础，通过比较短的时间，经过一些实际的操作，可以在2～3个月内掌握这种设计技术。而VHDL设计相对要难一点，这个是因为VHDL不是很直观，需要有Ada编程基础（我都不知道是什么，晕了），一般认为至少要半年以上的专业培训才能掌握。目前版本的Verilog HDL和VHDL在行为级抽象建模的覆盖面范围方面有所不同。一般认为Verilog在系统级抽象方面要比VHDL略差一些，而在门级开关电路描述方面要强的多。近10年来，EDA界一直在对数字逻辑设计中究竟用哪一种硬件描述语言争论不休，目前在美国，高层次数字系统设计领域中，应用Verilog和VHDL的比率是80％和20％；日本和台湾和美国差不多；而在欧洲VHDL发展的比较好。在中国很多集成电路设计公司都采用Verilog，但VHDL也有一定的市场。夏宇闻老师推荐应该先学Verilog，然后再学习VHDL。我觉得也是，只会一门语言是不够的，否则在交流上会出现问题，而且用原理图的方法设计数字电路也是一个必备的能力，否则不能软硬通吃，达到大牛的水平啊。大学里面有的学校会讲述VHDL，但是并不妨碍学习Verilog。 3. 需要一些什么书？这个问题，可能不同的人回答有不同的答案，每个人推荐的书也不一样。不过关于Verilog，夏宇闻老师绝对是中国的泰斗级人物，我推荐的几本书都和他有一定的关系。这个不是因为我个人和他关系好，而是确实这几本书不错。我建议大家最好有纸版的书，一个方面是支持夏老师的辛勤工作，另外一个方面也是便于阅读和学习。（1）没有学过数字电路的同学，建议首先购买一本STEPHEN BROWN编写、夏老师翻译的《数字逻辑基础与VERILOG设计(原书第2版)》。这本书在【Altera FPGA/CPLD资料专版】有电子书可以下载。本书可以作为数字电路的课本，也讲了Verilog的，是一本不可多得的好书。本来我这个学期准备在学校以这本书为教材开全校选修课的，结果领导不知道什么原因把这个课给卡擦了（2）有没有学过数字电路的同学，都应该有一本《Verilog HDL数字设计与综合（第二版） 》，该书由Samir Palnitkar 编著，夏老师翻译。该书的英文原