内容发布更新时间 : 2024/5/3 11:30:50星期一 下面是文章的全部内容请认真阅读。

《集成电路版图设计》实践报告

福州大学物信学院

《集成电路版图设计》 实验报告

姓 名： 席高照 学 号： 111000833 系 别： 物理与信息工程 专 业： 微电子学 年 级： 2010 指导老师： 江浩

1

《集成电路版图设计》实践报告

一、 实验目的

1. 2. 3. 4. 5. 6.

掌握版图设计的基本理论。 掌握版图设计的常用技巧。

掌握定制集成电路的设计方法和流程。

熟悉Cadence Virtuoso Layout Edit软件的应用

学会用Cadence软件设计版图、版图的验证以及后仿真

熟悉Cadence软件和版图设计流程，减少版图设计过程中出现的错误。

二、 实验要求

1.根据所提供的反相器电路和CMOS放大器的电路依据版图设计的规则绘制电路的版图，同时注意CMOS查分放大器电路的对称性以及电流密度（通过该电路的电流可能会达到5mA） 2.所设计的版图要通过DRC、LVS检测

三、 有关于版图设计的基础知识

首先，设计版图的基础便是电路的基本原理，以及电路的工作特性，硅加工工艺的基础、

以及通用版图的设计流程，之后要根据不同的工艺对应不同的设计规则，一般来说通用的版图设计流程为①制定版图规划记住要制定可能会被遗忘的特殊要求清单②设计实现考虑特殊要求及如何布线创建组元并对其进行布局③版图验证执行基于计算机的检查和目视检查，进行校正工作④最终步骤工程核查以及版图核查版图参数提取与后仿真 完成这些之后需要特别注意的是寄生参数噪声以及布局等的影响，具体是电路而定，在下面的实验步骤中会体现到这一点。

四、 实验步骤

I.反相器部分：

反相器原理图：

2

《集成电路版图设计》实践报告

反相器的基本原理：CMOS反相器由PMOS和NMOS构成，当输入高电平时，NMOS导通，输出低电平，当输入低电平时，PMOS导通，输出高电平。

注意事项：

（1）画成插齿形状，增大了宽长比，可以提高电路速度

（2）尽可能使版图面积最小。面积越小，速度越高，功耗越小。

（3）尽可能减少寄生电容和寄生电阻。尽可能增加接触孔的数目可以减小接触电阻。 （4）尽可能减少串扰，电荷分享。做好信号隔离。 反相器的版图： 原理图电路设计：

整体版图：

3